FC2カウンター FPGAの部屋 Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路5(シミュレーション)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路5(シミュレーション)

Spartan-3A Starter KitでCMOSカメラ・ディスプレイ回路4(Verilogコーディング中)”の続き

CMOSカメラ・ディスプレイ回路のコーディングも終了し、OV7640のモデルをVerilogで作ったので、シミュレーションを行っている。DDR2 SDRAMのモデルはいつものMicron社のモデルを使用している。Veritakでシミュレーションを行っている。
VeritakのScope Tree Viewダイアログを見ると、テストベンチ(CamDispCntrler_DDR2_tb.v) の下に、CMOSカメラ・ディスプレイ回路(CamDispCntrler_DDR2.v) とCMOSカメラのモデル(OV7670) 、DDR2 SDRAMのモデル(MT47H16M16_inst) が入っているのが見えると思う。
CamDispCntrler_DDR2_10_100730.png

シミュレーションしているところを下図に示す。
CamDispCntrler_DDR2_11_100730.png

今はシミュレーションで接続されていない信号を修正したりしている段階だ。この回路のシミュレーションは面倒だ。
DDR2 SDRAMは133.33MHz, 7.5nsec で動作していて、CMOSカメラの1フレームは16.7msec とタイムスケールが違いすぎるのが問題だと思う。かなり長くシミュレーションする必要がある。
まだ、Camere ControllerがDDR2 SDRAMにデータを書いていないので、VGA_Display_Controllerで受け取るデータはXになってしまう。
もしくはモデルを修正して、なるべく早くデータを書き込める用に修正するかな?検討してみよう。
  1. 2010年07月30日 05:55 |
  2. 画像処理
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1539-aaa48c4a
この記事にトラックバックする(FC2ブログユーザー)