FC2カウンター FPGAの部屋 DE0にCMOSカメラを搭載2(概要2)
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

DE0にCMOSカメラを搭載2(概要2)

使用するQuartus IIは10.0SP1を使いたかったが、外部エディタの設定が無くなってしまったようだし、日本語も表示すると化けるので、9.1SP2を外部エディタにNotepad++を設定して、使うことにした。
現在は、SCCBインターフェース回路(CMOSカメラの設定レジスタを設定するI2C)をVHDLからVerilogへ変換中だ。
更に、”AN 307: Xilinx ユーザー向けのアルテラのデザイン・フロー”を読みながら、XilinxデザインからAlteraのデザインへ変換する必要がある。(勉強中です)
そうか、タイミング制約のファイル・フォーマットはSDCで、ツールはTimeQuest タイミング・アナライザ。これは前回使った。(”QuartusⅡでSignalTapⅡを試してみるまでの準備6(入力、出力ピンの制約とタイミング制約2)”)
Quartus II Assignment Editorでも、デザインのタイミングおよびデザイン配置の制約を割り当てることができるのか?レガシーなツールなのかな?これは前回使っていない。
しかし、自分のブログを見ると課題の解決方法が書いてあって、とてもためになる。SCCB用のROM記述をどうやって変換しようと思っていたが、前回はRubyでMIFファイルに変換したのだった。自分がやっていることの過程を書いておくと、後でとても便利だ。見返せる。忘れやすいので、とても助かる。

Quartus II 10.0SP1で、外部エディタを使う方法がわかったので、やはりQuartus IIは10.0SP1を使うことにした。設定は、Toolメニュー -> Option -> perferred Text Editorを選ぶとダイアログが開く。Alternate text editorを選んで、 Notepad++.exe とオプションを設定した。
CamDisp_DE0_1_100917.png

これで、エラー箇所をダブルクリックすると、エディタに表示されたエラー行がハイライトされた。

Quartus II におけるKEEP制約のかけ方。

( * keep = 1 *) wire my_wire;

AN 307: Xilinx ユーザー向けのアルテラのデザイン・フロー”に載っているデザイン例を後でやってみたい。
  1. 2010年09月17日 05:14 |
  2. Altera DE0ボード
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1590-d3a26672
この記事にトラックバックする(FC2ブログユーザー)