FC2カウンター FPGAの部屋 ISE Design Suite 13 の新機能
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISE Design Suite 13 の新機能

ISE Design Suite 13 の新機能が書いてありました。
やはりメインは

1.Kintex-7とVirtex-7のサポート
2.PlanAheadの改良


の様です。EDKは良く知りませんが。。。
気になったのが、ChipScope機能で、

ChipScope 機能

HDL デバッグ プローブを使用して RTL ネットにタグを設定する機能を追加しました。HDL デバッグ プローブでは、次の HDL デバッグ フローがサポートされます。

PlanAhead と XST

PlanAhead と Synopsys 社 Synplify/Synplify Pro

PlanAhead と Mentor Graphics 社 Precision RTL Synthesis

詳細は、『PlanAhead ユーザー ガイド』 (UG632) の第 12 章「デザインのプログラムとデバッグ」を参照してください。


だそうです。
PlanAhead User Guideの333ページを見てみたら、mark_debugの使い方が載っていました。これでHDLでデバックポイントを指定できるのかな?あとで試してみたいと思います。
  1. 2011年03月08日 06:00 |
  2. Xilinx ISEについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/1742-aca4cb62
この記事にトラックバックする(FC2ブログユーザー)