FC2カウンター FPGAの部屋 プリント基板のデータバスの信号品質
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

プリント基板のデータバスの信号品質

またまた、プリント基板のデータバスの信号品質について問題が出ている。
データバスはFPGA-SDRAM-PowerPCとつながっている。
以前は実際の配線前の目安ということで波形を出してもらったのだが、実際に配線したら長くなったということで今度はSDRAMからの出力信号も信号の変化点で乱れるようになってしまった。
こうなると信号が安定してる場所にセットアップ時間を設定するためにPowerPCへのクロックを遅らせることになる。そうするとPowerPCからSDRAMへのデータ転送のときにセットアップ時間がきつくなり破綻してしまう。
解決策としては今FPGAの元にダンピング抵抗を入れてもらってシミュレーションしてもらっているが、それでもだめならレイアウトを見直すしかないかもしれない。
それとも今FPGAからSDRAMとPowerPCへつながっているデータバスを分けるとか。小さい基板だけだが、大きなほうはピンの余裕がないのでその場合は周波数を落とすことになるだろう。

スパルタン3Eスタータキットはまだ本格的に使っていない。ちょこちょこサンプルプロジェクトをやっている。今はLCDをどう表示するか知るためにマニュアルを読んでいる。
  1. 2006年04月19日 05:42 |
  2. プリント基板の作成過程
  3. | トラックバック:0
  4. | コメント:2

コメント

むむむ。。。
なかなかうまくいきませんね。FPGA側にダンパーですかぁ、レイアウト関係を考慮しても最も避けたい対応策ですが、反射抑制に効果があれば止むを得ないですね。
なんとかうまくいけますように!!
  1. 2006/04/19(水) 23:37:35 |
  2. URL |
  3. kanata #-
  4. [ 編集 ]

Kanataさん、いつもコメントありがとうございます。
ダンピング抵抗を入れたら、反射の波高値は収まりましたが、スレッショルド付近でなまっているのでだめでした。
配線したら長くなってしまったとのことでSDRAMからの出力も乱れてしまったので絶望的です。
レギュレータなどをどかして配置を変えて配線長を短くするしかないようです。
もしくはNIだけ1対1にするか。
SBはそのままのデータバスでもPPCのリードライトだけは66MHzにして、SDRAMへのDMAのときだけ133MHzに切り替えるか。。。とかいろいろ考えています。
  1. 2006/04/20(木) 05:33:23 |
  2. URL |
  3. marsee #-
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/199-6425222f
この記事にトラックバックする(FC2ブログユーザー)