FC2カウンター FPGAの部屋 MT9D112(Aptina社CMOSイメージセンサー)の概要2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

MT9D112(Aptina社CMOSイメージセンサー)の概要2

MT9D112(Aptina社CMOSイメージセンサー)の概要1”の続き。

設定用レジスタへのアクセスは例によってI2Cで行う。設定用レジスタのアドレスもデータも16ビットだった。
以前のOV7670のSCCBインターフェースのタイミングチャートを下に示す。
SCCB_timing_chart_091215.png

これはIDアドレスに設定レジスタのアドレス8ビット、Writeデータ8ビットだったが、今度は設定用レジスタのアドレスもWriteデータも16ビットになっている。

ランダムWriteの場合
(ACKは省略)
・スタート
・SLAVE ADDRESS(0x78)
・設定用レジスタのアドレスの上位8ビット
・設定用レジスタのアドレスの下位8ビット
・設定用レジスタ設定値の上位8ビット
・設定用レジスタ設定値の下位8ビット
・ストップ

Atlys_6_111222.png

ランダムReadの場合
(ACKは省略)
・スタート
・SLAVE ADDRESS(0x78)
・設定用レジスタのアドレスの上位8ビット
・設定用レジスタのアドレスの下位8ビット
・スタート
・SLAVE ADDRESS(0x79)
・設定用レジスタ設定値の上位8ビット
・設定用レジスタ設定値の下位8ビット
・ストップ

Atlys_7_111222.png

上記のフォーマットで設定用レジスタに書いたり、読んだりできる。
  1. 2011年12月22日 05:30 |
  2. Atlysボード
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2008-650221fe
この記事にトラックバックする(FC2ブログユーザー)