Altium Designer によるPCB設計入門７（PCBドキュメントの作成５）

”Altium Designer によるPCB設計入門６（PCBドキュメントの作成４）”の続き。

前回でPCBドキュメントが完成した。今回はDRCを行なう。

７６．デザインメニューからレイヤと表示色（ショートカットキーはLキー）を選ぶ。

７７．システム配色のDRC Error Markers オプションの隣にある表示にチェックが入っていることを確認する。


７８．ツールメニューからデザインルールチェックを選択する。

７９．デザインルールチェック・ダイアログが開く。DRC実行ボタンをクリックする。


８０．Design Rule Verification Reportが表示された。Clearance Constraintをクリックする。


８１．Clearance Constraintのリストが表示された。Pad Q2-2(3475mil,4475mil) Multi-Layerをクリックする。


８２．Clearance Constraintのエラー部分が表示された。トランジスタのパッドのクリアランスだ。緑色で表示されている。


８３．パッド部分を拡大すると13milよりも小さいという表示がされている。


（これが表示されない場合は、プリファレンスのPCB Editor -> DRC Violaions Disply -> DRC違反表示スタイルを選択の下のClearanceの表示の違反の表示にチェックが入っていることを確認する）

・パッド間の間隙を見てみる。

８４．レポートメニューからプリミティブ間隙の計測を選択する。

８５．Q2の3番パッドの中心をクリックする。


８５．ポップアップメニューからPad Q2-3を選択する。


８６．隣のQ2の2番パッドの中心をクリックする。


８７．ポップアップメニューからPad Q2-2を選択する。


８８．Informationダイアログが出た。Q2-3番パッドとQ2-2番パッドの距離は10.63milだった。これだとクリアランス違反になる。


・トランジスタのパッドのみにクリアランス制約を追加する。

８９．デザインメニューからデザイルールを選択する。

９０．PCB ルールと制約条件編集ダイアログが開く。Clearance -> Clearance をクリックする。


８９．PCB ルールと制約条件編集ダイアログの Clearance -> Clearance で右クリックして、右クリックメニューからルールを追加を選択する。


９０．Clearance_1が生成される。Clearance_1 を Clearance_Transistors に変更する。Where The First Object Matches で詳細設定（クエリ）のラジオボタンをクリックして、クエリ ビルダのボタンをクリックする。


９１．Buliding Query from Boardダイアログが開く。条件タイプ/演算子の最初の行の下向き三角をクリックして、Associated with Footprint を選択する。


９２．条件値で下向き三角をクリックして、TO-92Aを選択する。OKボタンをクリックする。


９３．Clearance_Transistors 制約のクエリに HasFootprint('TO-92A') が入った。クリアランスの制約は10milとなっている。OKボタンをクリックする。


９４．TO-92Aパッケージのトランジスタ・パッドのクリアランス制約違反は解消された。


次は、ガーバーファイルを出力する。

”Altium Designer によるPCB設計入門８（PCBドキュメントの作成６）”に続く。