FC2カウンター FPGAの部屋 PlanAhead14.1のExampleのBFT Core を試してみた1(RTL Analysis)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

PlanAhead14.1のExampleのBFT Core を試してみた1(RTL Analysis)

前回、PlanAhead14.1で、XPS入のISE14.1プロジェクトをインポートして試してみたが失敗してしまった。(追加:この時はうまく行かなかったけど、原因がわかりました。詳しくは、”PlanAhead14.1で、XPS入りのISE14.1のプロジェクトをインポートしてみた2(解決編)”を参照してください)
今回は、PlanAhead14.1がどんなツールか知るために、Example Project の内からBFT core をやってみることにした。

・最初にPlanAhead を立ちあげて、Open Example Project からBFT Core を選択する。
PlanAhead141_15_120512.png

・BFT Coreプロジェクトが立ち上がった。
PlanAhead141_16_120512.png

・RTL Analysis の機能を試してみた。最初にReport DRCをクリックした。Run DRCダイアログが立ち上がり、DRC項目を選べるようになっていた。全部のDRC項目にチェックを入れて、OKボタンをクリックした。
PlanAhead141_17_120512.png

・Run DRCダイアログが出てNo Violations Found.の表示ができた。DRCエラーは無かった。
PlanAhead141_18_120512.png

・次に、RTL Analysis の内のReport Noise をクリックした。するとRun SSN Analysisダイアログが立ち上がった。OKボタンをクリックした。
PlanAhead141_19_120512.png

・PlanAhead の下のウインドウにレポートが表示された。critical warning もwarning も無いようだ。
PlanAhead141_20_120512.png

・Report Utilization をクリックした。各モジュールごとのRegister やLUTの数を表示するとこが出来た。RTL Analysis なので、HDLソースコードでの各機能モジュールの数を表示している。これから後では、論理合成やMAPの結果による表示になる。
PlanAhead141_21_120512.png

・Schematic をクリックした。HDLコードから回路図を作成するようだ。
PlanAhead141_22_120512.png

RTL Analysis なかなか良い。論理合成前にUtilizationやDRCを表示してくれるなんて、とっても良いと思った。

(Behavioral Simulation を追加)
behavioral simulationは、Weblioでは行動シミュレーションだそうだけど、動作シミュレーションの方が近いだろうか?論理シミュレーションと言ったりする。つまり、HDLの動作をシミュレーションする。PlanAhead のProject Masager -> Run Behavioral Simulation をクリックして、Behavioral Simulationを実行した。

・Launch Behavioral Simulationダイアログが開いた。Launchボタンをクリックした。
PlanAhead141_40_120512.png

・ISimが起動して論理シミュレーションを実行した。下の図は波形全体表示にして、波形を16進数に変更してある。
PlanAhead141_41_120512.png
  1. 2012年05月13日 05:45 |
  2. PlanAheadについて
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2140-64dafb98
この記事にトラックバックする(FC2ブログユーザー)