FC2カウンター FPGAの部屋 Xilinx Simulation Library Compilation Wizard でQuesta 用のライブラリをコンパイル
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Xilinx Simulation Library Compilation Wizard でQuesta 用のライブラリをコンパイル

Questa をISE14.1 のシミュレータとして使用するには、XilinxのプリミティブやCoregen 用のライブラリをコンパイルする必要がある。そのためにXilinxからSimulation Library Compilation Wizard が提供されている。今回はこの使い方を説明用に書いておく。(Windows7 pro 64ビット版使用)

・Windows のスタートメニューからXilinx Design Tools -> ISE Design Suite 14.1 -> ISE Design Tools -> 64-bit Tools -> Simulation Library Compilation Wizard を起動する。
compxlib_1_120618.png

・Xilinx Simulation Library Compilation Wizard が起動した。Select Simulator でQuesta Simulator を選択する。
compxlib_2_120618.png

・次の画面は、VHDL, Verilog どちらのライブラリを生成するかを選択するが、両方を選択しておく。
compxlib_3_120618.png

・どのデバイス・ファミリのライブラリを生成するかを選択する画面だが、チェックの外し方によっては不正終了してしまったので、そのままとする。
compxlib_4_120618.png

・Launch Compile Process > ボタンをクリックする。
compxlib_6_120618.png

・ライブラリのコンパイルが開始された。
compxlib_7_120618.png

・コンパイルが終了した。
compxlib_8_120618.png

・Summary を表示で終了。
compxlib_9_120618.png

・Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64の下と、Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64の下にQuestaのライブラリができた。
compxlib_10_120618.png
compxlib_11_120618.png

・、Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64にmodelsim.ini があるので、これを開いた。
compxlib_12_120618.png

・[Library] 部分のパスをQuesta のインストールフォルダのmodelsim.ini にコピーして追加する。

これで終了だが、ライブラリパスが多すぎるので、最初は下に示すくらいのライブラリパスを書いておけば良いと思う。ないと言われたら追加すれば?と思う。

unisim = D:\HDL\Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64/unisim
unimacro = D:\HDL\Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64/unimacro
unisims_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/unisims_ver
unimacro_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/unimacro_ver
simprim = D:\HDL\Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64/simprim
simprims_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/simprims_ver
xilinxcorelib = D:\HDL\Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64/xilinxcorelib
xilinxcorelib_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/xilinxcorelib_ver
uni9000_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/uni9000_ver
cpld = D:\HDL\Xilinx\14.1\ISE_DS\ISE\vhdl\questasim\10.1b\nt64/cpld
cpld_ver = D:\HDL\Xilinx\14.1\ISE_DS\ISE\verilog\questasim\10.1b\nt64/cpld_ver


  1. 2012年06月18日 13:10 |
  2. シミュレーション
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2175-db78a2c7
この記事にトラックバックする(FC2ブログユーザー)