AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製１（仕様）

Atlysボードを使用して、AXI4バスに接続するビットマップ・ディスプレイ・コントローラ (BDC) を作製しようと思う。BDCはDDR2 SDRAMから画像のピクセルデータを適宜読んできて、HDMI端子にDVI信号を出力する回路だ。（2012/06/27：下図と説明文を書き換えた）
Spartan-3A Starter Kit などでカメラをディスプレイに表示する回路を作成してきたが、そのディスプレイに表示する部分を作成しようと思う。
具体的な回路ブロックを下に示す。


青の太い線の四角い箱のAXI Master Interface、bitmap_disp_engine、bitmap_disp_engineDVI信号変換回路などで構成される。bitmap_disp_engineの中には、非同期FIFO、ビクセルデータ管理モジュール、水平カウンタ、垂直カウンタで構成される。非同期FIFOはコア・ジェネレータで生成させた別モジュールとする。
水平カウンタ、垂直カウンタはすでにご存知のように、ピクセルデータの横縦位置のカウントをするカウンタだ。
ピクセルデータ管理モジュールは、非同期FIFOに画像のピクセルデータが無くならないようにAXI Master IPを駆動して、DDR2 SDRAMに保存してあるピクセルデータをReadする。
DVI信号変換回路は、”キャラクタ・ディスプレイ・コントローラをAXI4スレーブにする”の回路を流用して改造することにする。
ピクセルデータはRGB各8ビットずつの24ビットとするが、リザーブビットを含めて32ビットとする。


AXI Master IPのAXI4バスのバス幅は64ビットにしようと思っている。これは、非同期FIFOに頻繁にReadするのを防ぐためと、SXGAに対応するためだ。