FC2カウンター FPGAの部屋 AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製2(コード製作)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製2(コード製作)

AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製1(仕様)”の続き。

下に示す図のとおりにVerilog ファイルを作製した。
BitMapDispCont_1_120626.png

bitmap_disp_cntrler_axi_master.v --- axi_master_interface.v
                     |- bitmap_disp_engine.v --- bitmap_afifo.xco(非同期FIFO IP)
上に示すVerilog ファイルを作製した。dvi_disp.vhd は以前に作ってあったものを使用した。

シミュレーションをするためにISE Projcect Navigator のプロジェクトを作って、Check Syntaxを行ったところ成功した。
BitMapDispCont_3_120703.png

これからテストベンチを記述する。BFMも作成したい。
  1. 2012年07月03日 05:38 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2188-fcfe4e4c
この記事にトラックバックする(FC2ブログユーザー)