FC2カウンター FPGAの部屋 AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製4(MCBインプリメント1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製4(MCBインプリメント1)

Zynqをやっていて、だいぶ間が開いてしまったが、”AXI4バスに接続するビットマップ・ディスプレイ・コントローラの作製3(単体シミュレーション)”の続き。

キャラクタROMをAXI4 Lite Slave として実装する4(UARTをXPSプロジェクトに追加する)”のPlanAheadプロジェクトを使用する。まずはXPSプロジェクトにDDR2 SDRAMコントローラのMCBを追加する。(使用バージョンは14.1)

・XPSで、AXI S6 Memory Controller(DDR/DDR2/DDR3) 1.05a の右クリックメニューからAdd IP を選択する。
BitMapDispCont_6_120726.png

・ダイアログが表示される。Yesボタンをクリックする。
BitMapDispCont_7_120726.png

・MCBの設定ダイアログが立ち上がる。DDR2 SDRAMに変更した。
BitMapDispCont_8_120726.png

・Memory Part を設定する。EDE1116AXX-8E を選択した。
BitMapDispCont_9_120726.png

・Output Drive Strength やODT などを設定する。Defaultのままとする。
BitMapDispCont_10_120726.png

・ビットマップ・ディスプレイ・コントローラのデータ幅は64ビットなので、Two 64-bit bi-directional ports を選択して、Port0のみにチェックを入れる。
BitMapDispCont_11_120726.png

・次のダイアログでは、AR, AW, B, R, W Register をAUTOMATIC に設定した。
BitMapDispCont_12_120726.png
BitMapDispCont_13_120726.png
BitMapDispCont_14_120726.png

・Arbitration はデフォルトのままとした。
BitMapDispCont_15_120726.png

・Select RZQ pin location を L6 に、Select ZIO pin location を C2 に変更してFinish ボタンをクリックした。
BitMapDispCont_16_120726.png

・AXIバスをmicroblaze_0 に接続するために、OKボタンをクリックした。
BitMapDispCont_17_120726.png

・XPSに axi_s6_ddrx_0 が追加された。S0_AXIを axi4lite_0 に接続した。
BitMapDispCont_18_120726.png

  1. 2012年07月25日 05:48 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2208-fcaed3a4
この記事にトラックバックする(FC2ブログユーザー)