FC2カウンター FPGAの部屋 ビットマップ・ディスプレイ・コントローラの作製11(BitMapDCの接続3)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ビットマップ・ディスプレイ・コントローラの作製11(BitMapDCの接続3)

ビットマップ・ディスプレイ・コントローラの作製10(BitMapDCの接続2)”の続き。

今回は、XPS上でbitmap_disp_cntrler_axi_master の配線をつないでいく。

・XPSのBus Interfaceタブでbitmap_disp_cntrler_axi_master_0 のM_AXIをaxi_interconnect_0 に接続した。
BitMapDispCont_79_120806.png

・bitmap_disp_cntrler_axi_master_0 のM_AXIとaxi_s6_ddrx_0 のS0_AXI を接続した。
BitMapDispCont_80_120806.png

・Portsタブをクリックして、TMDSピンをすべてMake External した。
BitMapDispCont_82_120806.png

・ACLKをclk_100_0000MHz に接続した。
BitMapDispCont_83_120806.png

・External Ports でTMDS信号の名前が長すぎるので、Nameフィールドをクリックして修正した。
BitMapDispCont_84_120806.png

ビットマップ・ディスプレイ・コントローラの解像度はVGAとする。よってピクセルクロックとして25MHzをpixclk に入力する。

・clock generator_0 をダブルクリックして、XPS Core_Config を表示して、CLKOUT3を25MHz に設定した。
BitMapDispCont_85_120806.png

・bitmap_disp_cntrler_axi_master_0 のNet をクリックして、New Connectionを選択した。
・bitmap_disp_cntrler_axi_master_0_pixclk ネットが生成された。
BitMapDispCont_86_120806.png

・clock generator_0 のCLKOUT3 にbitmap_disp_cntrler_axi_master_0_pixclk を接続した。
BitMapDispCont_87_120806.png

・ProjectメニューからDesign Rule Check をやってみたところエラーは無かった。

エラーはなかったが、axi2axi_connector_0でWARNINGが出ていた。やはりAXI4 LiteとAXI4をつなぐのには無理があるのかな?

WARNING:EDK:3977 - AXI4 protocol type BUSIF: S0_AXI of IPINSTANCE: axi_s6_ddrx_0 connected with AXI4LITE type BUSIF: M_AXI of IPINSTANCE: axi2axi_connector_0.

  1. 2012年08月06日 05:01 |
  2. AXI4 Master IPの作製
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2220-87fbbc3e
この記事にトラックバックする(FC2ブログユーザー)