ZedBoardでHDMI出力２（ChipScope AXI Monitor でAXIバスを観察１）

”ZedBoardでHDMI出力１（アナデバのリファレンス・デザイン）”の続き。

前回はリファレンス・デザインをそのままやってみたが、HDMI経由で画像と音を出力することが出来た。音はまだしも、HDMI経由で画像を出したい。リファレンス・デザインそのままというのも良いかもしれないが、同時にVGAポートにも出力したい。そのために、axi_hdmi_tx_16b (HDMI IP) のHDLファイルを使わせて頂いて、独自IPに埋め込むということは、ADV7511のデータシートが全く無く、動作がわからない点から言ってもダメそうだ。その場合には、アナログ・デバイスのHDMI IPにVGA出力を組み込むことになる。また、AXI Stream Busがどのように動いているかを勉強してみたい。よって、XPSプロジェクト上の axi_vdma_0 のHP0バスと、axi_hdmi_tx_16b_0 とaxi_vdma_0 間のAXI Stream バスにChipScope AXI Monitor をつないで信号を観測してみることにした。
（注：ISE14.3 に変換するとSDKでエラーになってしまったので、ISE14.1で動作チェックをおこなった）

前回、”ChipScope AXI Monitor を試してみた”では、ChipScope AXI Monitor をAdd IPせずに、DebugメニューからDebug Configuration を選択して、ChipScope AXI Monitor を追加した。今回はAdd IPしてChipScope AXI Monitor IPコアを追加した。更に、ChipScope AXI Monitor を追加する際には、ChipScope Integrated Controller も必須だった。今回は、ChipScope Integrated Controller を１つ、ChipScope AXI Monitor をHPバス用と、VDMAのAXI Stream 用に2つ追加した。
下に追加したXPSプロジェクトの Bus Interfaces タブを示す。


Ports タブでは、2つのChipScope AXI Monitor のMON_AXI_ACLK をprocessing_system_7_0::FCLK_CLK1に接続した。chipscope_icon_0 （controllerを2つに増やした）の2つのcontrol を2つのChipScope AXI Monitor に接続した。（processing_system_7_0::FCLK_CLK1 は200MHz)


これで、Generate BitStream を行った。終了後、Export Design をSDKを立ち上げるようにボタンをクリックして、SDKにハードウェアをエクスポートした。

SDKが立ちあげったら、Xilinx C Project (cf_adv7511_zed) を新規作成して、リファレンス・デザインのcf_adv7511_zed\cf_adv7511_zed\sw フォルダにあるcf_adv7511_zed.h と cf_adv7511_zed.c をcf_adv7511_zed/src にドラッグアンドドロップした。

11行目の”#include "platform.h"”、151行目の”init_platform();”、249行目の”cleanup_platform();”はエラーが出るので、コメントアウトした。


これで、コンパイルが通った。