FC2カウンター FPGAの部屋 Spartan3Eの入力用プログラマブル遅延素子(おまけ)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Spartan3Eの入力用プログラマブル遅延素子(おまけ)

Spartan3Eの入力用プログラマブル遅延素子(おまけ)はDCMを使ってインプリメントしてみた。
結果はやはりOBの内容を見るとIFD DelayがDLY2にチェックが入っている。IFD_DELAY_VALUE=2が入っている。
予想された結果だった。
ただし、DCMが入っているのでホールド時間に不安がないのでIFD_DELAY_VALUE=0にしても問題がないようである。
DCMが入っていなくてもTiming Analyzerでしっかり確認して、0にしても大丈夫なようであればOKであろう。
ディフォルトの状態(IFD DelayがDLY2)でのrot_a入力のセットアップ時間をTiming Analyzerで見てみた。
Spartan3E_IOB_Delay_11_060531.png

DCMでクロックの位相が戻されてわずかにマイナスになっている。これだとデータのホールド時間は十分満足するがセットアップ時間が長くかかるようになる。
そこでIFD_DELAY_VALUE=0にして、IFD_DELAYをキャンセルしてみる。
Spartan3E_IOB_Delay_12_060531.png

そうするとセットアップ時間が短くなった。よってデータシートにあるようにDCMを実装してある時にはIFD_DELAY_VALUE=0にしてもデータホールド時間が足りなくなることは考えにくいようだ。
  1. 2006年05月31日 05:46 |
  2. FPGAチップ内の配線方法
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/232-e104d5ac
この記事にトラックバックする(FC2ブログユーザー)