カメラ・インターフェース用AXI4-Stream IPの作製２（pixel_fifo の生成）

”カメラ・インターフェース用AXI4-Stream IPの作製１（仕様の検討）”で同期FIFOが必要になったので、pixel_fifo を生成した。

pixel_fifo には、RGBそれぞれ8ビットの合計24ビットと、TLASTのために1ビットの合計25ビットを用意する。TLASTのアサートのために同期FIFOのデータの出口で1クロック分、ピクセルデータを遅延することにした。

それでは、CoreGen で作る pixel_fifo の設定を見ていこう。


・同期FIFOで、Block RAMを選択した。


・25ビット長、512深度を選択した。First-Word Fall-Through を選択した。


・almost_full, almost_empty, overflow, underflow を選択した。


・リセットは同期リセット(SRST) に変更した。（2013/05/30）


・ここもデフォルト値


・Block RAMのリソースは、18K BRAMを1個使用する。これで、Generateした。


これで、pixel_fifo が生成された。