FC2カウンター FPGAの部屋 ISim で OVL Ver. 2.7 のOVLライブラリを使用したシミュレーション
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISim で OVL Ver. 2.7 のOVLライブラリを使用したシミュレーション

ISim で OVL Ver. 2.7 のOVLライブラリのコンパイルと登録”で、OVL Ver. 2.7 のOVLライブラリをISimでコンパイルして登録した。

今回は、ISimを使って、OVL Ver. 2.7 のOVLライブラリを使用したシミュレーションを行う。AXI4 Slave インターフェースのメモリ・シミュレーション用 IPを使って、OVLのライブラリを使ったシミュレーションを行った。これについては、後で詳しくブログに書くつもりだ。

Project Navigator でプロジェクトを作製して、ISimでシミュレーションを行う。下に、Project Navigator のプロジェクトを示す。
std_ovl_v2p7_simlib_7_130628.png

次に、OVLのライブラリを使用するためのISimのプロパティを下に示す。
std_ovl_v2p7_simlib_8_130628.png

Other Compiler Options : -L accellera_ovl_vlog=C:\HDL\Xilinx\14.6\ISE_DS\ISE\verilog\hdp\nt64\accellera_ovl_vlog
Specify Search Directories for 'Include : D:\HDL\OVL\std_ovl_v2p7
Specify 'define Macro Name and Value : OVL_VERILOG,OVL_ASSERT_ON,OVL_FINISH_OFF


上に示すオプションを設定してある。

OVLのチェッカーは、”キャラクタ・ディスプレイ・コントローラをAXI4スレーブにする8.4(OVLチェッカのVerilog コード)”にある。アサーションのエラーが出ているので、修正する可能性がある。もう、一部修正した。修正済みのコードは、後でブログに貼る。
シミュレーション波形を下に示す。
std_ovl_v2p7_simlib_9_130628.png
  1. 2013年06月28日 19:56 |
  2. ISim
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2507-77fff4ba
この記事にトラックバックする(FC2ブログユーザー)