FC2カウンター FPGAの部屋 Vivado IP Integrator のチュートリアル(Lab1)7(インプリメント)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado IP Integrator のチュートリアル(Lab1)7(インプリメント)

Vivado IP Integrator のチュートリアル(Lab1)6(Setup Debug)”の続き。

Step 7: Implement Design and Generate Bitstream

73.Flow Navigator の Program and Debug のGenerate Bitstream をクリックした。
Vivado_IP_Integrator_71_130725.png

74.No Implementation Results Available ダイアログが開く。Yesボタンをクリックした。
Vivado_IP_Integrator_72_130725.png

・synthesis out-of-date だったので、Synthesis が始まった。

75.インプリメントが終了して、Bitstream Generation Completed ダイアログが出た。Open Implemented Design のラジオボタンが選択されているので、そのままOKボタンをクリックした。
Vivado_IP_Integrator_73_130725.png

76.Synthesized Design を閉じて、Implemented Desgin を表示するというダイアログが出た。Yes ボタンをクリックした。
Vivado_IP_Integrator_74_130725.png

77.Implementation is Out-of-data ダイアログが出た。Yes ボタンをクリックした。
Vivado_IP_Integrator_75_130725.png

78.Implemented Design が開いた。Netlistウインドウを見ると、dgb_hub や u_ila_0 も見えた。
Vivado_IP_Integrator_76_130725.png

79.なお、IOのピンアサインが不安だったので、Layout メニューからI/O Planning を選択した。I/O Ports を見たところ、leds_8bits_tri_o もアサインされていた。最初にZedBoardを選択したので、ピンアサインも問題ないようだ。
Vivado_IP_Integrator_77_130725.png

Vivado IP Integrator のチュートリアル(Lab1)8(Export Hardware to SDK)”に続く。
  1. 2013年07月25日 04:23 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2535-ff5938a6
この記事にトラックバックする(FC2ブログユーザー)