FC2カウンター FPGAの部屋 Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの構成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの構成)

Vivado チュートリアル Designing with IP Lab1 1(FIFOコアの生成)”の続き。

Step 3: IP Output Products

31.Source ウインドウの char_fifo を展開した。いろいろなファイルが生成されている。
UG939_26_130801.png

32.clk_core と char_fifo を選択して、Generate Output Products... を選択した。
UG939_27_130801.png

33.clk_core と char_fifo が表示されたが、char_fifo の方には Implementation が抜けている。
UG939_28_130801.png

このように、IP catalog でのIPコアの定義やパッケージングによるようだ。

Step 4: Instantiating the IP Template into a Design

Step 4 では、IPのインスタンシェートを行なっているが、Instantiation Template のファイルの内容をコピーし、wave_gen.v にペーストしている。私のプロジェクトでは、この char_fifo のインスタンシェート部分はすでに書いてあるし、やっていることも既存のことなので飛ばす。

ただし、Flow Navigator ウインドウから Open Elaborated Design をやってみた。

RTL Netlist で char_fifo_i0 を選択すると、RTL Schematic に char_fifo が表示された。
UG939_29_130801.png

char_fifo の中を開けてみると、AXIバスのモジュールとしても、AXI-Stream バスのモジュールとしても使えるようだ。
  1. 2013年08月02日 03:54 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2543-1f1172f1
この記事にトラックバックする(FC2ブログユーザー)