FC2カウンター FPGAの部屋 Vivado HLSで作ったラプラシアン・フィルタIPを使ってみる1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLSで作ったラプラシアン・フィルタIPを使ってみる1

"Vivado HLSでラプラシアン・フィルタ式のみをaxi lite slaveモジュールにする2"でラプラシアン・フィルタの式のみをEDKの pcore として出力したので、XPSのプロジェクトに入れてハードウェア化してLinuxのソフトウェアから使ってみようと思う。

Linux用のISEプロジェクトのバージョンは14.3 だったので、今回、最新のISE14.6 にアップグレードすることにした。
ISE14.6 のプロジェクトを下に示す。
HLS_lap_filter_1_131002.png

バージョン14.3から14.6に変換した現在のXPSを下に示す。
HLS_lap_filter_2_131002.png

・D:\HDL\FndtnISEWork\Zynq-7000\ZedBoard\Zed_OOB_Design2_HLS\hw\xps_proj\pcores に、Vivado HLSで作製した pcore のIP(laplacian_filter_top_v1_00_a) をコピーした。
HLS_lap_filter_3_131002.png

・XPSで、Project メニューからRescan User Repositories を実行した。

・laplacian_filter_top がProject Local PCores に出てきた。それを右クリックメニューからAdd IP を選択した。
HLS_lap_filter_4_131002.png

・ダイアログが出たので、Yes ボタンをクリックした。
HLS_lap_filter_5_131002.png

・XPS Core Config ダイアログが出た。そのまま、OKボタンをクリックした。
HLS_lap_filter_6_131002.png

・Instantiate adn Connect IP ダイアログで、laplacian_filter_top_0 を何処につなぐか設定する。デフォルトのprocessing_system_7_0 のままでOKボタンをクリックした。
HLS_lap_filter_7_131002.png

・XPSプロジェクトにlaplacian_filter_top_0 が入った。
HLS_lap_filter_8_131002.png

・Portsタブの様子。AXI4 Lite Slave バスは接続されていて大丈夫そうだった。
HLS_lap_filter_9_131002.png

・Addressタブをクリックしたら、アドレスがマップされていなかったので、64KBの領域を確保して、アドレスをマップした。
HLS_lap_filter_10_131002.png

・XPSは終了して、ISEに戻ってビットストリームを生成した。例によって論理合成に時間がかかったので、パソコンにやらせて寝てしまった。
・朝起きたらビットストリームの生成が終わっていた。
HLS_lap_filter_11_131003.png
  1. 2013年10月02日 05:30 |
  2. Co-design
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2604-c40c625f
この記事にトラックバックする(FC2ブログユーザー)