FC2カウンター FPGAの部屋 Vivado HLSで作ったラプラシアン・フィルタAXI4 Master IPを使う2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLSで作ったラプラシアン・フィルタAXI4 Master IPを使う2

Vivado HLSで作ったラプラシアン・フィルタAXI4 Master IPを使う1”の続き。

・前回はXPSプロジェクトを完成させたので、Project Navigator に戻って論理合成、インプリメントを行ったが、問題なく終了した。
HLS_lap_fil_axim_28_131015.png

・例によって、Design ウインドウのHierarchy から system_i を選んで、Processes ウインドウのExport Hardware Design To SDK with Bitstream をダブルクリックしてハードウェアをエクスポートした。
HLS_lap_fil_axim_29_131015.png

・続いて、SDKが立ち上がる。lap_filter_axim_top_0 が 0x49000000 にマップされていた。
HLS_lap_fil_axim_30_131015.png

・Project メニューからClean... を選択して、すべてのプロジェクトをコンパイルすると、FSBLとstandalone_bsp がエラーだった。

・FSBLとstandalone_bsp を消去して、FSBL と FSBL_bspを新規作成した。

・lag_fil_hls_axim プロジェクトを新規作成した。

・lap_fil_hls_axim.c, lap_fil_axim_uty.c, lap_fil_axim_uty.h, を作製した。

・xlap_filter_axim_hw.h を Vivado_HLS\lap_filter_axim\solution1\impl\drivers\lap_filter_axim_top_v1_00_a\src からコピーした。
HLS_lap_fil_axim_31_131016.png

・SDカードに入れるブートイメージを作製した。
HLS_lap_fil_axim_32_131016.png

・u-boot.bin が出来た。
HLS_lap_fil_axim_33_131016.png

・BOOT.bin に書き換えた。
HLS_lap_fil_axim_34_131016.png

・BOOT.bin をSDカードに入れて、Linuxをブート。

・lap_fil_hls_axim のデバック・コンフィギュレーションを作って、デバック。
HLS_lap_fil_axim_35_131016.png

・デバックモードになった。
HLS_lap_fil_axim_36_131016.png

デバックしているが、いまのところ ap_done が上がらずに原因を調査中。

(追記)
Vivado HLSでのSystemC のCo-Simulation をしたところエラーになった。
HLS_lap_fil_axim_37_131016.png

@E [SIM-304] Aborting co-simulation: C TB simulation failed.
@E [SIM-320] Generating test vectors failed.
”@E [SIM-4] *** C/RTL co-simulation finished: FAIL ***


Generating test vectors failed”ということで、よく原因がわからない?

(2013/10/26:追記)
AXI4 Master版ラプラシアン・フィルタIPの制御用ソフトウェアの全ソースは、”Vivado HLS 2013.3 で作ったラプラシアン・フィルタAXI4 Master IPを使う1”を参照。
  1. 2013年10月16日 05:18 |
  2. Co-design
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2616-9b3803e6
この記事にトラックバックする(FC2ブログユーザー)