FC2カウンター FPGAの部屋 lap_filter_axim_cam_fb_if.v をシミュレーションする2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

lap_filter_axim_cam_fb_if.v をシミュレーションする2

lap_filter_axim_cam_fb_if.v” をシミュレーションする”でlap_filter_axim_cam_fb_if.vのAXI4 Master Readをシミュレーションしてみたが、今度は、AXI4 Master Write をシミュレーションしてみた。

Single Write と 2バーストWriteトランザクションを発生させてみた。シミュレーション波形を下に示す。
Vivado_HLS_IP_3_131027.png

このAXI4 Master Writeアクセスを発生するのに、必要なテストベンチの一部を示す。

    // Read Write Test
    initial begin
        USER_dataout = 0;
        USER_address = 0;
        USER_size = 0;
        USER_req_din = 0;
        USER_req_write = 0;
        
        @(posedge ARESETN)
        #1;
        @(posedge ACLK);
        #1;
        USER_address = 32'h12340000;    // read request
        USER_size = 32'd800;
        USER_req_din = 1'b0;
        USER_req_write = 1'b1;
        
        @(posedge ACLK);
        #1;
        USER_address = 32'h56780000;    // write request
        USER_dataout = 32'h12345678;
        USER_size = 32'd1;
        USER_req_din = 1'b1;
        USER_req_write = 1'b1;
        
        @(posedge ACLK);
        #1;
        USER_address = 32'h89AB0000;    // write request
        USER_dataout = 32'h11223344;
        USER_size = 32'd2;
        USER_req_din = 1'b1;
        USER_req_write = 1'b1;
        
        @(posedge ACLK);
        #1;
        USER_dataout = 32'h22334455;
        
        @(posedge ACLK);
        #1;
        USER_req_din = 1'b0;
        USER_req_write = 1'b0;
    end


AXI4 Master Writeも使えそうだ。
  1. 2013年10月28日 03:54 |
  2. IP
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2632-b0652b46
この記事にトラックバックする(FC2ブログユーザー)