FC2カウンター FPGAの部屋 AXI4 Master アクセスのラプラシアン・フィルタ IP2(現在作成中)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4 Master アクセスのラプラシアン・フィルタ IP2(現在作成中)

AXI4 Master アクセスのラプラシアン・フィルタ IP1(構想)”の構想を元に、現在、AXI4 Master アクセスのラプラシアン・フィルタ IPを作製中だ。
axi4m_lap_filter_2_131121.png

結構、行数が多くなっている。まだ書き終わらない。こうして見ると、Vivado HLSでC言語からHDLを生成してれるのはとっても楽だ。早く、うまくいくようになってほしいと思う。

なお、AXI4 Master アクセスのラプラシアン・フィルタ IPには、今まで作ってきた、AXI4 Master Interfaceモジュールや、AXI Slave BFMなどを使用する予定だ。むしろ、ここで使うために作ってきた。

AXI4 Slave Bus Functional Model (axi_slave_BFM.vhd)
AXI4 Master Interfaceモジュールの作製1(仕様の検討)
AXI4 Master Interfaceモジュールの作製2(シミュレーション)
AXI4 Master Interfaceモジュールの作製3(シミュレーション2)
AXI4 Master Interfaceモジュールの作製4(axi4_master_inf.v のHDLソース)
AXI4 Master Interfaceモジュールの作製5(Write用FIFOのXCO)
AXI4 Master Interfaceモジュールの作製6(Read用FIFOのXCO)

  1. 2013年11月21日 05:25 |
  2. Co-design
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2652-00be997c
この記事にトラックバックする(FC2ブログユーザー)