FC2カウンター FPGAの部屋 ZedBoard AXI4 Lite Slave 演習1
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoard AXI4 Lite Slave 演習1

ZedBoard AXI4 Lite Slave 演習
以前、実習したZynq用ツールのチュートリアル1,2,3を元に実習を行う。使用するISEのバージョンはISE14.7とする。

・実習回路の説明
実習内容は、Zynq用ツールのチュートリアルにLED表示を追加する。LEDは8個使用して、右端をLED Display CounterのLSBに接続し、左端をMSBとした2進数表示とする。LED Interval Registerに設定された設定値を過ぎると、LEDの表示が+1される。LEDのカウントアップ(+1)は、Command Register のビット0でイネーブル/ディスエーブルすることができる。ブロック図を図1に示す。

AXI4_practice_5_131212.png
     図 1 ZedBoard AXI4 Lite Slave 演習

AXI4 Lite Slaveレジスタ仕様
レジスタの仕様を示す。

オフセット0:Command Register(R/W)
 ビット0:1 - LEDの値を+1する 0 - LEDの値はそのまま (デフォルト値は0)
 ビット31~1:リザーブ
オフセット4:LED Counter Load Register(R/W)
 ビット7~0:8ビット分のLEDの値
 ビット31~8:リザーブ(Read時はすべて0)
オフセット8:LED Monitor Register(Read Only)
 ビット7~0:8ビット分の現在のLEDの値
 ビット31~8:すべて0
オフセットC:LED Interval Register(R/W)但し、動作クロックは100MHzとする
 ビット31~0:LED値を+1する時のカウント値


演習
1. 用意してあるXilinx社のAXI4バス用テンプレートar37425のaxi_lite_slave_v1_00_aフォルダに、data, doc, hdlの3つのフォルダがあるのを確認する。
AXI4_practice_6_131212.png

2. dataフォルダを開く。中に、MPD、MUI、PAOの3つのファイルがあることを確認する。
AXI4_practice_7_131212.png

3. MPD、MUI、PAOの3つのファイルを開いて、内容を確認する。講義で受けた内容を再度見てみよう。
4. axi_lite_slave_v1_00_aフォルダに戻って、docフォルダを開く。空なのがわかる。
5. もう一度、axi_lite_slave_v1_00_aフォルダに戻って、hdlフォルダを開く。verilogフォルダとvhdlフォルダがあるのが見える。
AXI4_practice_8_131212.png

6. verilogフォルダを開く。axi_lite_slave.vが見える。
AXI4_practice_9_131212.png

7. axi_lite_slave.vを開いて、見てみよう。AXI4 Lite Slaveポート定義が書いてあるのが見える。
8. hdlフォルダに戻り、vhdlフォルダを開く。axi_lite_slave.vhdが見える。
AXI4_practice_10_131212.png

9. axi_lite_slave.vhdを開いて、見てみよう。こちらも、AXI4 Lite Slaveポート定義が書いてあるのが見える
  1. 2013年12月12日 04:54 |
  2. AXI4バスの演習資料
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2670-849549f5
この記事にトラックバックする(FC2ブログユーザー)