FC2カウンター FPGAの部屋 ZedBoard AXI4 Lite Slave 演習3(インプリメント)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZedBoard AXI4 Lite Slave 演習3(インプリメント)

ZedBoard AXI4 Lite Slave 演習2(シミュレーション)”の続き。

前回、LED8表示回路の単体でのシミュレーションが成功した。今回は、AXI4 Lite Slave カスタムIPとして、設定ファイルを書いて、XPSプロジェクトにAdd IPし、Project Navigator に戻ってインプリメントを行った。

XPSプロジェクトで、MPDファイル、PAOファイルを書いてAdd IPを行った。(MUIファイルはテンプレートのまま)
下にXPSプロジェクトの各タプの様子を示す。
AXI4_practice_15_131217.png

AXI4_practice_16_131217.png

AXI4_practice_17_131217.png

これで、XPSプロジェクトは終了なので、Project Navigator に戻って、User Constraints -> I/O Pin Planning (PlanAhead) - Pre-Synthesis を選択して、PlanAhead を起動して、LED8bit のIOピンの割り当てを行った。
AXI4_practice_18_131217.png

system.ucf を示す。

NET "axi_gpio_0_GPIO_IO_pin" LOC = T18;
NET "axi_gpio_0_GPIO_IO_pin" IOSTANDARD = LVCMOS25;
NET "processing_system7_0_GPIO_pin" LOC = R18;
NET "processing_system7_0_GPIO_pin" IOSTANDARD = LVCMOS25;

# PlanAhead Generated IO constraints

NET "LED8bit[7]" IOSTANDARD = LVCMOS33;
NET "LED8bit[6]" IOSTANDARD = LVCMOS33;
NET "LED8bit[5]" IOSTANDARD = LVCMOS33;
NET "LED8bit[4]" IOSTANDARD = LVCMOS33;
NET "LED8bit[3]" IOSTANDARD = LVCMOS33;
NET "LED8bit[2]" IOSTANDARD = LVCMOS33;
NET "LED8bit[1]" IOSTANDARD = LVCMOS33;
NET "LED8bit[0]" IOSTANDARD = LVCMOS33;

# PlanAhead Generated physical constraints

NET "LED8bit[0]" LOC = T22;
NET "LED8bit[1]" LOC = T21;
NET "LED8bit[2]" LOC = U22;
NET "LED8bit[3]" LOC = U21;
NET "LED8bit[4]" LOC = V22;
NET "LED8bit[5]" LOC = W22;
NET "LED8bit[6]" LOC = U19;
NET "LED8bit[7]" LOC = U14;


論理合成、インプリメント、ビットストリームの生成を行って、成功した。
AXI4_practice_19_131217.png
  1. 2013年12月17日 05:25 |
  2. AXI4バスの演習資料
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2675-bab60a59
この記事にトラックバックする(FC2ブログユーザー)