FC2カウンター FPGAの部屋 Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする

”Vivado HLS 2013.3でラプラシアン・フィルタ関数をaxi masterモジュールにする”の続き。

(2013/12/21:ラプラシアン・フィルタのバグを修正したため、3つのVivado HLS で扱っているCソース・ファイルが違ってしまったので、前のバージョンの結果をやり直しました。)

一昨日、Vivado 2013.4 が出たので、再度、Vivado HLS でC言語からラプラシアン・フィルタのAXI4 Master IPを生成した。

C Simulation は、通常モードだとものすごく時間がかかっていたので中断したが、Debugモードでは成功した。
Vivado_HLS_2013_4_1_131219.png

C Synthesis の Utilization Estimates の結果を下に示す。
Vivado_HLS_2013_4_2_131219.png

Vivado HLS 2013.3 の時の C Synthesis の Utilization Estimates の結果を下に示す。
Vivado_HLS_2013_4_6_131220.png

Vivado HLS 2013.2 のC Synthesis のレポートを示す。
Vivado_HLS_2013_4_5_131220.png


3種3様なのだが、特にDSP48Eの数が極端に違っている。
Cのソフトウェアは、3つとも同じものだ。(”Vivado HLS 2013.3でラプラシアン・フィルタ関数をaxi masterモジュールにする”)

Export RTLを行った後の Vivado_HLS\lap_filter_axim\solution1\impl\pcores\lap_filter_axim_top_v1_00_a\synhdl\verilog フォルダを下に示す(Vivado HLS 2013.4の生成したVerilog HDLファイル)
Vivado_HLS_2013_4_3_131219.png

次に、Vivado HLS 2013.3 で生成したIPの Verilog HDL ファイルの内容を下に示す。
Vivado_HLS_2013_4_7_131221.png

2013.3から2013.4の差分を見ると、1つの Verilog HDL ファイルが増えた。

lap_filter_axim_urem_12ns_12ns_12_15.v

  1. 2013年12月20日 03:47 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2680-1b49e9b8
この記事にトラックバックする(FC2ブログユーザー)