Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製１

Vivado 2013.4のIP Integrator でAXI VDMAを使ったカメラ表示回路を作製してみようと思う。

長くなるので、肝心なところ以外は端折っていきます。
参考にするFPGAの部屋のブログ記事は、”Vivado IP Integrator のチュートリアル（Lab1）１（Vivado プロジェクトの生成）”から始まるVivado IP Integrator のチュートリアルシリーズです。

・まずは、Vivado 2013.4のZedBoardのプロジェクトを作製した。


・左の Flow Navigator -> Project Manager -> IP Catalog をクリックする。

・右に IP Catalog のウインドウが出る。そこで右クリックして、右クリックメニューから IP Setting... を選択する。


・Project Setting のダイアログが出る。Add Repository... ボタンをクリックして、自作したIPをインポートする。


・custom_vtc, mt9d111_inf_axis, video_out_zed, custom_axi4s_video の4つのIPをリポジトリに追加する。


・IP Catalog のBase IP に追加されているのがわかる。


・左の Flow Navigator -> Project Manager -> Create Block Design をクリックする。

・Create Block Design ダイアログが出る。CamD_VDMAと入力して、OKボタンをクリックする。


・Diagramウインドウが開く。

・Add IPをクリックして、IPコアをインポートする。


・ZYNQ 7 Processing System をダブルクリックする。


・ZYNQがインポートされた。


・Run Block Automation をクリックした。

・Run Block Automation ダイアログが開いた。OKボタンをクリックした。


・ポートが増えて、DDRとFIXED_IOの外部ポートが追加された。


”Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製２”に続く。