FC2カウンター FPGAの部屋 Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製15(ハードウェアのデバック3)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製15(ハードウェアのデバック3)

”Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製14(ハードウェアのデバック2)”の続き。

今回は、Hardware Manager を立ちあげて、実際の波形を観測する。

・ZedBoardの電源をONにしておく。

・Flow Navigator からOpen Hardware Manager を立ち上げる。
Cam_VDMA_178_140129.png

・Hardware Manager が立ち上がった。Open a new hardware target をクリックした。
Cam_VDMA_179_140131.png

・Open Hardware Target ダイアログが表示された。Next >ボタンをクリックした。
Cam_VDMA_180_140131.png

・Vivado CSE Server Name を設定する。localhost:60001 のデフォルトのまま、Next >ボタンをクリックした。
Cam_VDMA_181_140131.png

・Select Hardware Target でARM とZynq-7020 が見えた。Next >ボタンをクリックした。
Cam_VDMA_182_140131.png

・Set Hardware Properties で、FREQUENCYを 1500000Hz に設定した。
Cam_VDMA_183_140131.png

・Summary が表示された。Finishボタンをクリックした。
Cam_VDMA_184_140131.png

・Hardware Manager はこんな感じになった。
Cam_VDMA_185_140131.png

・xc7x020_1 を右クリックし、右クリックメニューからProgram Device... を選択した。
Cam_VDMA_186_140131.png

・コンフィグレーションするビットストリームがすでに表示されていた。OKボタンをクリックした。
Cam_VDMA_187_140131.png

・そうするとエラーになった。ZynqでPSからクロックをもらっているので、当然クロックは来ていないはず。PSをブートする必要があるね。。。
Cam_VDMA_188_140131.png

ここで、ZedBoard.org の Reference Designs/Tutorials ページの”Zynq Concepts, Tools, and Techniques on ZedBoard, Vivado 2013.2 Version”をダンロードして、マニュアル、”ZedBoard: Zynq-7000 AP SoC Concepts, Tools, and Techniques A Hands-On Guide to Effective Embedded System Design ZedBoard (Vivado 2013.2)”の 47, 48ページを見ると、エラーダイアログが出たら、SDKでHello World を実行しろと書いてあった。そうか、Hello World を実行すれば、PSからクロックが来るね。。。

・SDKでHello World プロジェクトを作製した。
Cam_VDMA_189_140131.png

・Run Configuration を作って、Runした。
Cam_VDMA_190_140131.png

・ps7_init is completed. になった。
Cam_VDMA_191_140131.png

・Vivado に戻って、Refresh device をクリックし、xc7z020_1 を選択した。
Cam_VDMA_192_140131.png

・Hardware Manager に各ILAが見えた。成功。。。
Cam_VDMA_193_140131.png

・図のアイコンをクリックした。トリガ条件はまだ入れていない。
Cam_VDMA_194_140201.png

・現在のAXIバスの様子が波形で示された。
Cam_VDMA_195_140201.png

SDKで、cam_disp_vdmaソフトウェアを走らせて、Hardware Manager で波形を見たが、AXIバスが動作していない。SDKでRUNしているのに、cam_disp_vdmaソフトウェアは終了していなかった。おかしい。。。
SDKでデバックしてみると、HDMI用AXI IICのステータスレジスタのReadでTX FIFOがEmpty になっていなかった。

いろいろと調べてみると驚愕の事実が判明した。AXI IICのSDA, SCL の出力をつないだはずの hdmi_iic_Scl, hdmi_iic_Sda ピンがGNDにつながっていた。下に、hdmi_iic_Sda ピンを示す。
Cam_VDMA_196_140201.png

緑色のロジックに行く線が LOGIC0 になっていた。

自分で作ったiic_3state_buf_0, iic_3state_buf_1 IPがおかしいのか?
Cam_VDMA_99_140113.png

iic_3state_bufを何とかしてみることにする。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製16(ハードウェアのデバック4)”に続く。
  1. 2014年02月02日 04:29 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2729-78c928b4
この記事にトラックバックする(FC2ブログユーザー)