FC2カウンター FPGAの部屋 Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製16(ハードウェアのデバック4)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製16(ハードウェアのデバック4)

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製15(ハードウェアのデバック3)”の続き。

AXI IICの出力がなくなっていたので、これを修正することにした。最初にiic_3state_buf IP のコードをIOBUFプリミティブを使用するように変更した。下にVerilog HDLファイルを示す。

`default_nettype none

module iic_3state_buf(
    output  wire    sda_i,
    input   wire    sda_o,
    input   wire    sda_t,
    output  wire    scl_i,
    input   wire    scl_o,
    input   wire    scl_t,
    inout   wire    sda,
    inout   wire    scl
);
    IOBUF scl_iobuf (
        .I(scl_o),
        .IO(scl),
        .O(scl_i),
        .T(scl_t)
    );
    IOBUF sda_iobuf (
        .I(sda_o),
        .IO(sda),
        .O(sda_i),
        .T(sda_t)
    );
endmodule

`default_nettype wire


これで、論理合成、インプリメントしてみたが、怪しいクリティカル・ワーニングが出てしまった。その後、iic_3state_buf IPを使用するのを止めて、ikwzm さんに教えてもらった手順でAXI IICのIOBUF をインスタンスしたが、いろいろといじりすぎてか?論理合成でエラーが出るようになってしまった。
Cam_VDMA_197_140203.png

PSが無いと言われては、完全におかしい。。。仕方が無いので、新しく 1日がかりでVivado 2013.4のプロジェクトを作りなおした。そして、ikwzm さんに教えてもらった手順でAXI IICのIOBUF をインスタンスした。それして、論理合成、インプリメントを行ったところ、AXI IICのIOBUFが実装されていた。下の図に hdmi_iic_scl_iobuf の様子を示す。きちんとIOピンに配線が行っているのが見えるはずだ。
Cam_VDMA_198_140203.png

下に新しく作りなおしたVivado 2013.4のプロジェクトを示す。
Cam_VDMA_199_140203.png

IP Integrator のBlock Design (CamD_VDMA.bd) を示す。
Cam_VDMA_200_140203.png

ハードウェアをエクスポートして、SDKを起動した。
Cam_VDMA_201_140203.png

Program FPGAして、ソフトウェアを作り直して、Run Configuration を作製し、Runを行ったが、ディスプレイには、ランダムパターンが表示されただけで、失敗した。
Cam_VDMA_202_140203.jpg

1歩前進したので、もう一度 Vivado Logic Analyzer をかけてデバックを行う。

Vivado 2013.4でAXI VDMAを使ったカメラ表示回路の作製17(ハードウェアのデバック5)”に続く。
  1. 2014年02月03日 04:53 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2730-35a94c0c
この記事にトラックバックする(FC2ブログユーザー)