FC2カウンター FPGAの部屋 Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする4
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする4

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする3”の続き。

前回は、Visual Studio 2012 でVivado HLS 2013.4 に使うためのCソースをシミュレーションしてみた。うまく行ったので、今回は、Vivado HLS 2013.4 に持ってきてCシミュレーションやCからHDLへの合成、IP化などを行う。

まずは、Vivado HLSで C Simulation を行った。
Vivado_HLS_2013_4_13_140206.png

成功した。初めて C Simulation で成功したので嬉しい。但し時間が掛かった。やはり、Visual Studioで完璧に仕上げてから Vivado HLS に持って来るべきだと思う。

次にCからHSLへの合成を行った。下にログを示す。

================================================================
== Vivado HLS Report for 'lap_filter_axim'
================================================================
* Date: Wed Feb 05 06:31:08 2014

* Version: 2013.4 (build date: Mon Dec 09 17:07:59 PM 2013)
* Project: lap_filter_axim_2013_4
* Solution: solution1
* Product family: zynq zynq_fpv6
* Target device: xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns):
* Summary:
+---------+-------+----------+------------+
| Clock | Target| Estimated| Uncertainty|
+---------+-------+----------+------------+
|default | 10.00| 8.75| 1.25|
+---------+-------+----------+------------+

+ Latency (clock cycles):
* Summary:
+---------+------------+---------+------------+---------+
| Latency | Interval | Pipeline|
| min | max | min | max | Type |
+---------+------------+---------+------------+---------+
| 1450201| 6942730201| 1450202| 6942730202| none |
+---------+------------+---------+------------+---------+

+ Detail:
* Instance:
N/A

* Loop:
+---------------------+---------+------------+-----------------+-----------+-----------+------+----------+
| | Latency | Iteration | Initiation Interval | Trip | |
| Loop Name | min | max | Latency | achieved | target | Count| Pipelined|
+---------------------+---------+------------+-----------------+-----------+-----------+------+----------+
|- Loop 1 | 1450200| 6942730200| 2417 ~ 11571217 | -| -| 600| no |
| + Loop 1.1 | 1600| 11570400| 2 ~ 14463 | -| -| 800| no |
| ++ Loop 1.1.1 | 14451| 14451| 4817| -| -| 3| no |
| +++ Loop 1.1.1.1 | 814| 814| 16| 1| 1| 800| yes |
| +++ Loop 1.1.1.2 | 4000| 4000| 5| -| -| 800| no |
| ++ Loop 1.1.2 | 814| 814| 16| 1| 1| 800| yes |
| ++ Loop 1.1.3 | 4800| 4800| 6| -| -| 800| no |
| + Loop 1.2 | 801| 801| 3| 1| 1| 800| yes |
+---------------------+---------+------------+-----------------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary:
+-----------------+---------+-------+--------+-------+
| Name | BRAM_18K| DSP48E| FF | LUT |
+-----------------+---------+-------+--------+-------+
|Expression | -| 14| 0| 905|
|FIFO | -| -| -| -|
|Instance | -| 2| 960| 952|
|Memory | 10| -| 0| 0|
|Multiplexer | -| -| -| 281|
|Register | -| -| 1001| -|
|ShiftMemory | -| -| 0| 8|
+-----------------+---------+-------+--------+-------+
|Total | 10| 16| 1961| 2146|
+-----------------+---------+-------+--------+-------+
|Available | 280| 220| 106400| 53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%) | 3| 7| 1| 4|
+-----------------+---------+-------+--------+-------+

+ Detail:
* Instance:
+-----------------------------------------+--------------------------------------+---------+-------+-----+-----+
| Instance | Module | BRAM_18K| DSP48E| FF | LUT |
+-----------------------------------------+--------------------------------------+---------+-------+-----+-----+
|lap_filter_axim_mul_8ns_7ns_15_3_U4 |lap_filter_axim_mul_8ns_7ns_15_3 | 0| 1| 0| 0|
|lap_filter_axim_mul_8ns_7ns_15_3_U6 |lap_filter_axim_mul_8ns_7ns_15_3 | 0| 1| 0| 0|
|lap_filter_axim_srem_11ns_11ns_11_14_U0 |lap_filter_axim_srem_11ns_11ns_11_14 | 0| 0| 110| 130|
|lap_filter_axim_urem_10ns_10ns_10_13_U1 |lap_filter_axim_urem_10ns_10ns_10_13 | 0| 0| 110| 130|
|lap_filter_axim_urem_10ns_10ns_10_13_U2 |lap_filter_axim_urem_10ns_10ns_10_13 | 0| 0| 110| 130|
|lap_filter_axim_urem_12ns_12ns_12_15_U3 |lap_filter_axim_urem_12ns_12ns_12_15 | 0| 0| 315| 281|
|lap_filter_axim_urem_12ns_12ns_12_15_U5 |lap_filter_axim_urem_12ns_12ns_12_15 | 0| 0| 315| 281|
+-----------------------------------------+--------------------------------------+---------+-------+-----+-----+
|Total | | 0| 2| 960| 952|
+-----------------------------------------+--------------------------------------+---------+-------+-----+-----+

* Memory:
+------------+--------------------------+---------+------+-----+------+-------------+
| Memory | Module | BRAM_18K| Words| Bits| Banks| W*Bits*Banks|
+------------+--------------------------+---------+------+-----+------+-------------+
|lap_buf_U |lap_filter_axim_lap_buf | 2| 800| 24| 1| 19200|
|line_buf_U |lap_filter_axim_line_buf | 8| 2400| 32| 1| 76800|
+------------+--------------------------+---------+------+-----+------+-------------+
|Total | | 10| 3200| 56| 2| 96000|
+------------+--------------------------+---------+------+-----+------+-------------+

* FIFO:
N/A

* Shift register:
+--------------------+---+----+-----+-----------+
| Name | FF| LUT| Bits| Const Bits|
+--------------------+---+----+-----+-----------+
|exitcond1_reg_1538 | 0| 1| 1| 0|
|exitcond7_reg_1434 | 0| 1| 1| 0|
|tmp_39_reg_1453 | 0| 3| 3| 0|
|tmp_43_reg_1556 | 0| 3| 3| 0|
+--------------------+---+----+-----+-----------+
|Total | 0| 8| 8| 0|
+--------------------+---+----+-----+-----------+

* Expression:
+--------------------------+----------+-------+---+----+------------+------------+
| Variable Name | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
+--------------------------+----------+-------+---+----+------------+------------+
|mul1_fu_717_p2 | * | 1| 0| 0| 12| 13|
|mul_fu_940_p2 | * | 1| 0| 0| 12| 13|
|p_addr10_fu_789_p2 | * | 1| 0| 0| 11| 10|
|p_addr16_fu_1113_p2 | * | 1| 0| 0| 10| 10|
|p_addr3_fu_774_p2 | * | 1| 0| 0| 10| 10|
|p_addr6_fu_965_p2 | * | 1| 0| 0| 3| 10|
|p_addr7_fu_1152_p2 | * | 1| 0| 0| 10| 10|
|p_addr_fu_736_p2 | * | 1| 0| 0| 3| 10|
|tmp_2_fu_598_p2 | * | 1| 0| 0| 10| 10|
|tmp_35_i1_fu_826_p2 | * | 1| 0| 0| 8| 8|
|tmp_35_i_fu_1038_p2 | * | 1| 0| 0| 8| 8|
|tmp_36_i1_fu_816_p2 | * | 1| 0| 0| 8| 5|
|tmp_36_i_fu_1028_p2 | * | 1| 0| 0| 8| 5|
|y_i44_op_cast_fu_1297_p2 | * | 1| 0| 1| 24| 17|
|a_1_fu_883_p2 | + | 0| 0| 2| 2| 1|
|b_2_fu_990_p2 | + | 0| 0| 10| 10| 1|
|b_fu_761_p2 | + | 0| 0| 10| 10| 1|
|grp_fu_553_p0 | + | 0| 0| 11| 11| 2|
|grp_fu_559_p0 | + | 0| 0| 10| 10| 1|
|grp_fu_708_p0 | + | 0| 0| 12| 12| 12|
|indvar_next1_fu_1320_p2 | + | 0| 0| 10| 10| 1|
|indvar_next2_fu_687_p2 | + | 0| 0| 10| 10| 1|
|indvar_next_fu_914_p2 | + | 0| 0| 10| 10| 1|
|next_mul1_fu_525_p2 | + | 0| 0| 19| 19| 10|
|next_mul2_fu_865_p2 | + | 0| 0| 12| 12| 10|
|next_mul_fu_871_p2 | + | 0| 0| 12| 12| 10|
|p_addr11_fu_1189_p2 | + | 0| 0| 12| 12| 12|
|p_addr12_fu_1086_p2 | + | 0| 0| 13| 13| 13|
|p_addr13_fu_1100_p2 | + | 0| 0| 13| 13| 13|
|p_addr14_fu_1130_p2 | + | 0| 0| 13| 13| 13|
|p_addr15_fu_1179_p2 | + | 0| 0| 12| 12| 12|
|p_addr17_fu_1140_p2 | + | 0| 0| 13| 13| 13|
|p_addr18_fu_1000_p2 | + | 0| 0| 12| 12| 12|
|p_addr1_fu_746_p2 | + | 0| 0| 13| 13| 13|
|p_addr2_fu_1208_p2 | + | 0| 0| 12| 12| 12|
|p_addr5_fu_1203_p2 | + | 0| 0| 12| 12| 12|
|p_addr8_fu_1199_p2 | + | 0| 0| 13| 13| 13|
|p_addr9_fu_975_p2 | + | 0| 0| 13| 13| 13|
|p_sum1_fu_583_p2 | + | 0| 0| 33| 33| 33|
|p_sum2_fu_893_p2 | + | 0| 0| 33| 33| 33|
|p_sum_fu_666_p2 | + | 0| 0| 33| 33| 33|
|sum3_i_fu_1242_p2 | + | 0| 0| 32| 32| 32|
|tmp3_fu_1166_p2 | + | 0| 0| 32| 32| 32|
|tmp4_fu_1226_p2 | + | 0| 0| 32| 32| 32|
|tmp5_fu_1221_p2 | + | 0| 0| 32| 32| 32|
|tmp_15_fu_930_p2 | + | 0| 0| 12| 12| 12|
|tmp_s_fu_1077_p2 | + | 0| 0| 11| 11| 2|
|x_1_fu_610_p2 | + | 0| 0| 10| 10| 1|
|tmp_38_i_fu_1252_p2 | - | 0| 0| 32| 32| 32|
|tmp_39_i_fu_1258_p2 | - | 0| 0| 32| 32| 32|
|tmp_i2_fu_1246_p2 | - | 0| 0| 32| 32| 32|
|y_3_fu_1263_p2 | - | 0| 0| 32| 32| 32|
|phitmp_fu_1302_p3 | Select | 0| 0| 24| 1| 2|
|ap_sig_bdd_131 | and | 0| 0| 1| 1| 1|
|ap_sig_bdd_174 | and | 0| 0| 1| 1| 1|
|ap_sig_bdd_520 | and | 0| 0| 1| 1| 1|
|exitcond1_fu_908_p2 | icmp | 0| 0| 11| 10| 9|
|exitcond2_fu_1314_p2 | icmp | 0| 0| 11| 10| 9|
|exitcond3_fu_984_p2 | icmp | 0| 0| 11| 10| 9|
|exitcond4_fu_877_p2 | icmp | 0| 0| 2| 2| 2|
|exitcond5_fu_604_p2 | icmp | 0| 0| 11| 10| 9|
|exitcond6_fu_531_p2 | icmp | 0| 0| 11| 10| 10|
|exitcond7_fu_681_p2 | icmp | 0| 0| 11| 10| 9|
|exitcond_fu_755_p2 | icmp | 0| 0| 11| 10| 9|
|icmp_fu_1287_p2 | icmp | 0| 0| 30| 24| 1|
|isIter0_fu_924_p2 | icmp | 0| 0| 11| 10| 1|
|isIter1_fu_697_p2 | icmp | 0| 0| 11| 10| 1|
|isIter_fu_1331_p2 | icmp | 0| 0| 11| 10| 1|
|tmp_16_fu_638_p2 | icmp | 0| 0| 11| 10| 9|
|tmp_17_fu_644_p2 | icmp | 0| 0| 11| 10| 1|
|tmp_5_fu_656_p2 | icmp | 0| 0| 11| 10| 1|
|tmp_6_fu_626_p2 | icmp | 0| 0| 11| 10| 1|
|tmp_9_fu_574_p2 | icmp | 0| 0| 11| 10| 1|
|tmp_fu_620_p2 | icmp | 0| 0| 11| 10| 10|
|tmp_26_fu_650_p2 | or | 0| 0| 1| 1| 1|
|tmp_8_fu_632_p2 | or | 0| 0| 1| 1| 1|
+--------------------------+----------+-------+---+----+------------+------------+
|Total | | 14| 0| 905| 996| 811|
+--------------------------+----------+-------+---+----+------------+------------+

* Multiplexer:
+-----------------------+----+-----------+-----+-----------+
| Name | LUT| Input Size| Bits| Total Bits|
+-----------------------+----+-----------+-----+-----------+
|a_reg_368 | 2| 2| 2| 4|
|b1_reg_414 | 10| 2| 10| 20|
|b_1_reg_357 | 10| 2| 10| 20|
|cam_fb_address | 32| 3| 32| 96|
|indvar1_reg_443 | 10| 2| 10| 20|
|indvar9_reg_346 | 10| 2| 10| 20|
|indvar_reg_403 | 10| 2| 10| 20|
|lap_buf_address0 | 10| 3| 10| 30|
|lap_fil_val_1_reg_425 | 24| 2| 24| 48|
|line_buf_address0 | 24| 11| 12| 132|
|line_buf_address1 | 12| 6| 12| 72|
|line_buf_d0 | 32| 4| 32| 128|
|phi_mul1_reg_322 | 19| 2| 19| 38|
|phi_mul2_reg_391 | 12| 2| 12| 24|
|phi_mul_reg_379 | 12| 2| 12| 24|
|reg_484 | 32| 2| 32| 64|
|x_reg_334 | 10| 2| 10| 20|
|y_reg_310 | 10| 2| 10| 20|
+-----------------------+----+-----------+-----+-----------+
|Total | 281| 53| 269| 800|
+-----------------------+----+-----------+-----+-----------+

* Register:
+-----------------------------------------+----+-----+-----------+
| Name | FF | Bits| Const Bits|
+-----------------------------------------+----+-----+-----------+
|a_1_reg_1527 | 2| 2| 0|
|a_reg_368 | 2| 2| 0|
|ap_CS_fsm | 6| 6| 0|
|ap_reg_ppiten_pp0_it0 | 1| 1| 0|
|ap_reg_ppiten_pp0_it1 | 1| 1| 0|
|ap_reg_ppiten_pp0_it10 | 1| 1| 0|
|ap_reg_ppiten_pp0_it11 | 1| 1| 0|
|ap_reg_ppiten_pp0_it12 | 1| 1| 0|
|ap_reg_ppiten_pp0_it13 | 1| 1| 0|
|ap_reg_ppiten_pp0_it14 | 1| 1| 0|
|ap_reg_ppiten_pp0_it15 | 1| 1| 0|
|ap_reg_ppiten_pp0_it2 | 1| 1| 0|
|ap_reg_ppiten_pp0_it3 | 1| 1| 0|
|ap_reg_ppiten_pp0_it4 | 1| 1| 0|
|ap_reg_ppiten_pp0_it5 | 1| 1| 0|
|ap_reg_ppiten_pp0_it6 | 1| 1| 0|
|ap_reg_ppiten_pp0_it7 | 1| 1| 0|
|ap_reg_ppiten_pp0_it8 | 1| 1| 0|
|ap_reg_ppiten_pp0_it9 | 1| 1| 0|
|ap_reg_ppiten_pp1_it0 | 1| 1| 0|
|ap_reg_ppiten_pp1_it1 | 1| 1| 0|
|ap_reg_ppiten_pp1_it10 | 1| 1| 0|
|ap_reg_ppiten_pp1_it11 | 1| 1| 0|
|ap_reg_ppiten_pp1_it12 | 1| 1| 0|
|ap_reg_ppiten_pp1_it13 | 1| 1| 0|
|ap_reg_ppiten_pp1_it14 | 1| 1| 0|
|ap_reg_ppiten_pp1_it15 | 1| 1| 0|
|ap_reg_ppiten_pp1_it2 | 1| 1| 0|
|ap_reg_ppiten_pp1_it3 | 1| 1| 0|
|ap_reg_ppiten_pp1_it4 | 1| 1| 0|
|ap_reg_ppiten_pp1_it5 | 1| 1| 0|
|ap_reg_ppiten_pp1_it6 | 1| 1| 0|
|ap_reg_ppiten_pp1_it7 | 1| 1| 0|
|ap_reg_ppiten_pp1_it8 | 1| 1| 0|
|ap_reg_ppiten_pp1_it9 | 1| 1| 0|
|ap_reg_ppiten_pp2_it0 | 1| 1| 0|
|ap_reg_ppiten_pp2_it1 | 1| 1| 0|
|ap_reg_ppiten_pp2_it2 | 1| 1| 0|
|ap_reg_ppstg_exitcond2_reg_1730_pp2_it1 | 1| 1| 0|
|ap_reg_ppstg_isIter_reg_1744_pp2_it1 | 1| 1| 0|
|b1_reg_414 | 10| 10| 0|
|b_1_reg_357 | 10| 10| 0|
|b_2_reg_1574 | 10| 10| 0|
|b_3_reg_1493 | 8| 8| 0|
|b_4_reg_1584 | 8| 8| 0|
|b_reg_1471 | 10| 10| 0|
|cam_fb_addr_1_reg_1532 | 32| 32| 0|
|cam_fb_addr_reg_1393 | 32| 32| 0|
|exitcond1_reg_1538 | 1| 1| 0|
|exitcond2_reg_1730 | 1| 1| 0|
|exitcond4_reg_1523 | 1| 1| 0|
|exitcond7_reg_1434 | 1| 1| 0|
|fl_reg_1379 | 11| 11| 0|
|icmp_reg_1715 | 1| 1| 0|
|indvar1_reg_443 | 10| 10| 0|
|indvar9_reg_346 | 10| 10| 0|
|indvar_reg_403 | 10| 10| 0|
|isIter0_reg_1547 | 1| 1| 0|
|isIter1_reg_1443 | 1| 1| 0|
|isIter_reg_1744 | 1| 1| 0|
|lap_buf_load_reg_1748 | 24| 24| 0|
|lap_fb_addr_reg_1429 | 32| 32| 0|
|lap_fil_val_1_reg_425 | 24| 24| 0|
|line_buf_addr_11_reg_1579 | 12| 12| 0|
|line_buf_addr_2_reg_1488 | 12| 12| 0|
|line_buf_load_4_reg_1657 | 32| 32| 0|
|next_mul1_reg_1352 | 19| 19| 0|
|next_mul2_reg_1513 | 12| 12| 0|
|next_mul_reg_1518 | 12| 12| 0|
|p_addr10_reg_1481 | 8| 13| 5|
|p_addr1_reg_1463 | 13| 13| 0|
|p_addr2_reg_1682 | 12| 12| 0|
|p_addr4_reg_1476 | 12| 12| 0|
|p_addr5_reg_1677 | 12| 12| 0|
|p_addr6_reg_1561 | 8| 13| 5|
|p_addr8_reg_1672 | 13| 13| 0|
|p_addr9_reg_1566 | 13| 13| 0|
|p_addr_reg_1458 | 8| 13| 5|
|phi_mul1_reg_322 | 19| 19| 0|
|phi_mul2_reg_391 | 12| 12| 0|
|phi_mul_reg_379 | 12| 12| 0|
|phitmp_reg_1725 | 24| 24| 0|
|reg_475 | 32| 32| 0|
|reg_480 | 8| 8| 0|
|reg_484 | 32| 32| 0|
|sl_reg_1384 | 10| 10| 0|
|tl_reg_1372 | 10| 10| 0|
|tmp3_reg_1652 | 32| 32| 0|
|tmp4_reg_1697 | 32| 32| 0|
|tmp_10_reg_1447 | 12| 12| 0|
|tmp_15_trn_cast_reg_1604 | 13| 13| 0|
|tmp_2_reg_1399 | 7| 12| 5|
|tmp_30_reg_1620 | 7| 12| 5|
|tmp_33_reg_1626 | 8| 13| 5|
|tmp_34_reg_1641 | 7| 12| 5|
|tmp_35_reg_1647 | 8| 13| 5|
|tmp_36_i1_reg_1503 | 14| 14| 0|
|tmp_36_i_reg_1594 | 14| 14| 0|
|tmp_38_i_reg_1707 | 32| 32| 0|
|tmp_39_reg_1453 | 3| 3| 0|
|tmp_41_reg_1720 | 24| 24| 0|
|tmp_43_reg_1556 | 3| 3| 0|
|tmp_4_cast_reg_1341 | 32| 33| 1|
|tmp_5_cast_reg_1347 | 32| 33| 1|
|tmp_5_reg_1425 | 1| 1| 0|
|tmp_9_reg_1389 | 1| 1| 0|
|x_1_reg_1407 | 10| 10| 0|
|x_cast_reg_1414 | 10| 11| 1|
|x_reg_334 | 10| 10| 0|
|y_1_reg_1361 | 10| 10| 0|
|y_2_reg_1508 | 8| 8| 0|
|y_4_reg_1599 | 8| 8| 0|
|y_reg_310 | 10| 10| 0|
+-----------------------------------------+----+-----+-----------+
|Total |1001| 1044| 43|
+-----------------------------------------+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary:
+--------------------+-----+-----+------------+-----------------+--------------+
| RTL Ports | Dir | Bits| Protocol | Source Object | C Type |
+--------------------+-----+-----+------------+-----------------+--------------+
|ap_clk | in | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_rst | in | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_start | in | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_done | out | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_idle | out | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_ready | out | 1| ap_ctrl_hs | lap_filter_axim | return value |
|ap_return | out | 32| ap_ctrl_hs | lap_filter_axim | return value |
|cam_addr | in | 32| ap_none | cam_addr | scalar |
|lap_addr | in | 32| ap_none | lap_addr | scalar |
|cam_fb_req_din | out | 1| ap_bus | cam_fb | pointer |
|cam_fb_req_full_n | in | 1| ap_bus | cam_fb | pointer |
|cam_fb_req_write | out | 1| ap_bus | cam_fb | pointer |
|cam_fb_rsp_empty_n | in | 1| ap_bus | cam_fb | pointer |
|cam_fb_rsp_read | out | 1| ap_bus | cam_fb | pointer |
|cam_fb_address | out | 32| ap_bus | cam_fb | pointer |
|cam_fb_datain | in | 32| ap_bus | cam_fb | pointer |
|cam_fb_dataout | out | 32| ap_bus | cam_fb | pointer |
|cam_fb_size | out | 32| ap_bus | cam_fb | pointer |
|lap_fb_req_din | out | 1| ap_bus | lap_fb | pointer |
|lap_fb_req_full_n | in | 1| ap_bus | lap_fb | pointer |
|lap_fb_req_write | out | 1| ap_bus | lap_fb | pointer |
|lap_fb_rsp_empty_n | in | 1| ap_bus | lap_fb | pointer |
|lap_fb_rsp_read | out | 1| ap_bus | lap_fb | pointer |
|lap_fb_address | out | 32| ap_bus | lap_fb | pointer |
|lap_fb_datain | in | 32| ap_bus | lap_fb | pointer |
|lap_fb_dataout | out | 32| ap_bus | lap_fb | pointer |
|lap_fb_size | out | 32| ap_bus | lap_fb | pointer |
+--------------------+-----+-----+------------+-----------------+--------------+


C/RTL Cosimulation を行った。これはエラーになってしまった。
Vivado_HLS_2013_4_14_140206.png

最後に、Export RTL を行った。pcores の下に、lap_filter_axim_top_v1_00_a が出来た。
Vivado_HLS_2013_4_15_140206.png

これで、IPは生成できた。出来上がったIPをISim でシミュレーションを行ってみようと思う。

”Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする5(単体シミュレーション)”に続く。
  1. 2014年02月06日 05:03 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2733-4aa3e797
この記事にトラックバックする(FC2ブログユーザー)