FC2カウンター FPGAの部屋 ISEからのQuestaシミュレーションでMicron社のDDR3モデルを使用する
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISEからのQuestaシミュレーションでMicron社のDDR3モデルを使用する

ISEからQuestaを使ったシミュレーションを行っている。その際に、Micron社のDDR3 Verilog HDL model(モデルのダウンロードが始まるので注意)を使わせて頂いている。その場合の注意点を覚書で残しておく。

ddr3.v を修正した。

・string で宣言してある行をコメントアウト

・int 宣言を integer 宣言に変更

・2048Mb_ddr3_parameters.vh の ceil()を削除


このくらいだったか?後は忘れた。。。

ISEのシミュレーション状態で、Questaのプロパティを下図の様に変更した。
Questa_2_140206.png

vlog のオプションは、vhファイルを2Gbit のDDR3 SDRAMに設定して、sg125グレードを使用し、16ビット・データ幅にセットするためのdefineである。

bank_fileが開けないと言われてfinishしてしまうのを回避するために、1つ上の階層に ddr3 フォルダを作成して、+model_data+../ddr3 を vsim のオプションとして使用する。これは、”MIG DDR3 using MAX_MEM module error: simulation cannot run because file can not open ”の2ページ目を参考にした。

なお、RESETが外れてから、MIGの init_calib_complete が 1 になるまで 110us 程度かかっている。(ビヘイビアー シミュレーションで、MIGへの供給クロックが400MHzの場合、DDR3-800、C_SIM_BYPASS_INIT_CAL = "FAST")
Questa_1_140204.png
  1. 2014年02月06日 10:41 |
  2. シミュレーション
  3. | トラックバック:0
  4. | コメント:1

コメント

管理人のみ閲覧できます

このコメントは管理人のみ閲覧できます
  1. 2019/08/01(木) 14:41:23 |
  2. |
  3. #
  4. [ 編集 ]

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2734-4a13bc15
この記事にトラックバックする(FC2ブログユーザー)