FC2カウンター FPGAの部屋 Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする6(実機でテスト)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする6(実機でテスト)

Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする5(単体シミュレーション)”の続き。

前回、単体シミュレーションが成功したので、ISEの ZedBoard Linux プロジェクトの XPSプロジェクトに追加した。と言うか、すでにVivado HLSで作ったラプラシアンフィルタIPが入っているので、入れ替えた。
ISEのプロジェクトを示す。
Vivado_HLS_2013_4_23_140208.png

下にXPSプロジェクトを示す。
Vivado_HLS_2013_4_24_140208.png

lap_filter_axim_top_0 が今回、Vivado HLS 2013.4 で作製したラプラシアンフィルタAXI4 Master IPだ。

ハードウェアをエクスポートしてSDKを立ちあげた。
Vivado_HLS_2013_4_25_140208.png

後は、おなじみの BOOT.bin を作ってSDカードにコピーして、ZedBoradを立ちあげて、SDKからSSHでラプラシアンフィルタ起動用のソフトウェアをFTPして起動させた。その結果を下に示す。
Vivado_HLS_2013_4_26_140208.jpg

うまくは行ったのだが、画像は全体的に強調されていて、余計な線が入っている。下に、ソフトウェアでのラプラシアンフィルタ結果を示す。
Vivado_HLS_2013_4_27_140208.jpg

う~ん。うまくDONEは出るようになったのだが、なんとも微妙な結果だ。なお、ラプラシアンフィルタ自体のプログラムはソフトウェアとVivado HLSで全く同じだ。

SDKのラプラシアンフィルタ制御用のソフトウェアの全体での実行時間は 100msec 程度だった。下にTera Termの画面を示す。
Vivado_HLS_2013_4_28_140208.png

ピンクの四角で囲んだのが、Vivado HLSでの実行時間だ。394msec がソフトウェアでのラプラシアンフィルタの実行時間、10msec が自作ハードウェア・ラプラシアンフィルタ AXI Master IPでの実行時間だが、これだけはハードウェア部分のみの実行時間となっている。

"Vivado HLS 2013.4でラプラシアン・フィルタ関数をaxi masterモジュールにする7(ソース公開)”に続く。
  1. 2014年02月09日 05:51 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2737-6a574e3b
この記事にトラックバックする(FC2ブログユーザー)