FC2カウンター FPGAの部屋 ISERDES,OSERDESのその後
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ISERDES,OSERDESのその後

ISERDES,OSERDESはこの前のファイルではうまく行っていないが、面白いことがわかった。もうすでに皆さんご存知かもしれないが、Virtex4の入力用DDRレジスタが入っているILOGIC、出力用DDRレジスタが入っているOLOGICはそのままISERDES,OSERDESのようだ。入力用DDRレジスタ、出力用DDRレジスタはISERDES,OSERDESの機能の一部を使っているのだろう。
まず、以前IDDRを使用してみたときのファイルで確かめてみるとinput<7>が"V12"ピンに割り当たっている。
ISERDES_test2_1_060722.png

このq1_7_OBUFをダブルクリックしてみると入力用DDRレジスタのインスタンスが見える。
ISERDES_test2_2_060722.png

これを"U15"に移動して、"V12"の空のOLOGICをダブルクリックして見てみると。
ISERDES_test2_3_060722.png

ISERDES_test2_4_060722.png

そうするとISERDESになっている。空のOLOGICを見てみると同じようにOSERDESが見える。
ISERDES_test2_5_060722.png

という訳でIOピンには全部ISERDES,OSERDESが付いているのでは?
まさか全ピンにISERDES,OSERDESが付いているとは思わなかった。(本当ならば)それでVirtex4は小さいデバイスにピン数の多いものがなかったのかもしれない? IOの論理素子が多すぎで小さいチップではたくさんのIOをつけられないのかも??? さすがXilinxどれも同じ機能にするのが好きなようだ。Alteraだと間違いなく専用ピンだろうな?
ISERDES,OSERDESについては入出力などを直接IOピンにアサインできないかもしれないので要検討。。。
  1. 2006年07月22日 21:55 |
  2. Virtex4のお勉強
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/275-cbb97e24
この記事にトラックバックする(FC2ブログユーザー)