AXI VDMAを使ったカメラ画像回路の作製４（SDKがRun出来ない原因不明）

”AXI VDMAを使ったカメラ画像回路の作製３（カメラ・インターフェースAXI_Stream IPを更新）”の続き。

SDKでFPGA をコンフィグして、デバックしようとしたら、デバック画面で main()関数の先頭行に行かずに止まってしまう現象が直りません。

いろいろとChipScope をかけるパターンを変えてやってみたりしました。AXI4 Master MM2S のみにChipScopeをかけるとか、やってみましたが、やはり、ChipScopeを入れると、SDKでデバックしようとするとデバック画面で main()関数の先頭行に行かずに止まってしまいます。困りました。

ISE14.7が全てそうかというと違って、例えば、”ZynqのAXI_ACPポートとAXI_HPポートの性能の違い２（AXI_HPポート）”では、ChipScopeが入ったXPSプロジェクトを使っています。これは、SDKで問題なくデバック出来ます。Runも出来ます。
なぜダメなのか？の理由が全くわかないので、残念ですが、ペンディングとすることにしました。