FC2カウンター FPGAの部屋 VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP1(新規プロジェクトの生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP1(新規プロジェクトの生成)

ZYBO用キャラクタ・ディスプレイ・コントローラ IPの単体テスト(VGAポート専用)”のVivado 2014.1版を作ろうと思う。Vivado 2014.1 のチュートリアルをかねようとしているので、丁寧に図をキャプチャして書くつもりだ。
仕様としては、VGAポートの画像としてキャラクタを表示するハードウェアということで、HDMIは面倒+Digilent社のコードを流用しているので、公開することができないためVGAポートのみとした。解像度は、VGA, SVGA, XGA, SXGA, HDでIPのパラメータを変更するダイアログで設定することにする。つまり、解像度を変更するためにコンパイルが必要ということだ。ピクセルクロックも入力する周波数をPSで変更する必要がある。

・最初に、Vivado 2014.1を立ちあげた。

・Create New Project をクリックした。
Vivado_ZYBO_CDC_axi_slave_1_140424.png

・Create a New Vivado Project ダイアログが開いた。
Vivado_ZYBO_CDC_axi_slave_2_140424.png

・Project name に cdc_vga_axi_slave と入力した。Project location を指定した。Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_3_140424.png

・Project Type を選択する。RTL Projcet を選択した。Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_4_140424.png

・Add Source ダイアログで、すでにできているHDLを選択した。Copy soruces into project にチェックを入れる。Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_5_140424.png

・Add Existing IP (optional) ダイアログが表示された。追加するIPは無いので、Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_6_140424.png

・Add Constraints (optional) ダイアログが表示された。今回は、IPとして使用するため制約は必要ない。Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_7_140424.png

・Default Part ダイアログで、とりあえずZedBoardを選んでおいた。これは、実際にはインプリメントは行わずに論理シミュレーションのみを行うためだ。Next > ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_8_140424.png

・New Project Summary ダイアログが表示された。Finish ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_9_140424.png

・New Project が生成された。
Vivado_ZYBO_CDC_axi_slave_10_140424.png

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ IP2(FIFOの生成)”に続く。
  1. 2014年05月27日 04:52 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2825-0d73fb4a
この記事にトラックバックする(FC2ブログユーザー)