FC2カウンター FPGAの部屋 VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ4(PS以外のブロックデザイン)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ4(PS以外のブロックデザイン)

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ3(PSのインポートと設定)”の続き。

・Diagram ウインドウのの空いている所で、右クリックし、右クリックメニューから Add IP... を選択する。
Vivado_ZYBO_CDC_axi_slave_108_140617.png

・Search テキストボックスに cdc と入れると、cdc_vga_axi_slave_v1_0 のIPが検索できた。ENTERキーを押した。
Vivado_ZYBO_CDC_axi_slave_109_140617.png

・cdc_vga_axi_slave_0 がインスタンスされた。
Vivado_ZYBO_CDC_axi_slave_110_140617.png

・cdc_vga_axi_slave_0 をダブルクリックして設定を行う。Resolution を HD 解像度の 4 に設定する。SVGA - 1, XGA - 2, SXGA - 3, HD - 4
Vivado_ZYBO_CDC_axi_slave_111_1_140621.png

・Run Connection Automation をクリックした。

・/cdc_vga_axi_slave_0/S_AXI の選択肢が出てくるので、選択した。
Vivado_ZYBO_CDC_axi_slave_111_140617.png

・Run Connection Automation ダイアログが表示された。Clock Connection で /processing_system7_0/FCLK_CLK0 (100MHz) を選択した。
Vivado_ZYBO_CDC_axi_slave_112_140617.png

・この状態で、OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_113_140617.png

・AXIインターコネクト(processing_system7_0_axi_periph) と Processor System Reset (rst_processing_system7_0_100M) がインスタンスされて、自動配線された。
Vivado_ZYBO_CDC_axi_slave_114_140617.png

・Diagram ウインドウのの空いている所で、右クリックし、右クリックメニューから Add IP... を選択する。

・Clocking Wizard を選択肢て、ENTER キーを押した。
Vivado_ZYBO_CDC_axi_slave_115_140617.png

・Clocking Wizard (clk_wiz_0) がインスタンスされた。

・Run Connection Automation をクリックし、/clk_wiz_0/clk_in1 を選択した。
Vivado_ZYBO_CDC_axi_slave_116_140617.png

・Run Connection Automation ダイアログが表示された。しかし、External につながるようなので、Cancel ボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_117_140617.png

・clk_wiz_0 をダブルクリックした。設定を行う。

・Clocking Options タブは Primitive が MMCM になっている。ここはそのまま。
Vivado_ZYBO_CDC_axi_slave_118_1_140617.png

・Output CLocks タブで、clk_out1 にチェックを入れて、Output Freq (MHz)を 148.5 に設定した。
Vivado_ZYBO_CDC_axi_slave_118_2_140617.png

・MMCM Settings タブはこのまま。
Vivado_ZYBO_CDC_axi_slave_118_3_140617.png

・Port Renaming タブもこのまま。
Vivado_ZYBO_CDC_axi_slave_118_4_140617.png

・Summary タブが表示された。OKボタンをクリックした。
Vivado_ZYBO_CDC_axi_slave_118_5_140617.png
これで、clk_wiz_0 の設定は終了した。

・clk_wiz_0 の clk_in1 を processing_system7_0/FCLK_CLK0 に接続する。
Vivado_ZYBO_CDC_axi_slave_118_140617.png

・clk_wiz_0 の clk_in1 が processing_system7_0/FCLK_CLK0 に接続された。
Vivado_ZYBO_CDC_axi_slave_119_140617.png

・clk_wiz_0 の reset を rst_pcocessing_system7_0_100M の peripheral_reset に接続する。
Vivado_ZYBO_CDC_axi_slave_120_140617.png

・clk_wiz_0 の reset が rst_pcocessing_system7_0_100M の peripheral_reset に接続された。
Vivado_ZYBO_CDC_axi_slave_121_140617.png

・clk_wiz_0 の clk_out1 から、cdc_vga_axi_slave_0 の pixclk に接続した。
Vivado_ZYBO_CDC_axi_slave_122_140617.png

clk_wiz_0 の locked から、cdc_vga_axi_slave_0 の reset_pixclk に接続したいが、論理が反対なので、インバータを挿入する。

・右クリックメニューから Add IP... を選択肢て、Utility Vector Logic を選択した。
Vivado_ZYBO_CDC_axi_slave_123_140617.png

・util_vector_logic_0 がインスタンスされた。ダブルクリックして設定を行う。
Vivado_ZYBO_CDC_axi_slave_124_140617.png

・ダイアログで、C Size を 1 に設定し、C Operation のラジオボタンを not にした。
Vivado_ZYBO_CDC_axi_slave_125_140617.png

・clk_wiz_0/locked から util_vector_logic_0/Op1 に配線した。
・util_vector_logic_0/Res から cdc_vga_axi_slave_0/reset_pixclk に配線した。つまり、クロック・ジェネレーターのLocked信号を反転して、 cdc_vga_axi_slave_0のpixclkのリセットにした。
Vivado_ZYBO_CDC_axi_slave_126_140617.png

cdc_vga_axi_slave_0 の外部出力端子を配線する。

・read_out[4:0] を選択して、右クリックし、右クリックメニューから Make External を選択する。
Vivado_ZYBO_CDC_axi_slave_127_140617.png

・read_out[4:0] が外部出力端子として出力された。
Vivado_ZYBO_CDC_axi_slave_128_140617.png

・同様に、cdc_vga_axi_slave_0 の外部出力端子をすべて設定した。
Vivado_ZYBO_CDC_axi_slave_129_140617.png

・Regenerate layout アイコンをクリックして、レイアウトを再生成した。
Vivado_ZYBO_CDC_axi_slave_130_1_140617.png

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ5(ブロック・デザインの生成)”へ続く。
  1. 2014年06月20日 04:25 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2847-c0501423
この記事にトラックバックする(FC2ブログユーザー)