”
VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ7(配置制約の生成)”の続き。
前回は配置制約を生成した。次は、いよいよインプリメントを行う。
・Flow Navigator の Program and Debug -> Generate Bitstream をクリックして、インプリメントとビットストリームの生成を行う。

・Synthesis is Out-of-date ダイアログが表示された。Yesボタンをクリックした。

・ビットストリームの生成まで正常に終了した。Open Implemented Design ラジオボタンをクリックして、OKボタンをクリックした。

・Implemented Design が表示された。

結構、ロジックセルが分散しないで、まとまって配置されている。
比較するために、
ISEで作ったZYBO用キャラクタ・ディスプレイ・コントローラのPlanAhead のデザインを下に示す。

こちらはロジックセルが、Vivado で生成したものに比べて散らばっているのがわかる。
・FF や LUT の使用率は 1% だった。

”
VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラ9(SDK、実機テスト)”の続く。
- 2014年06月26日 04:30 |
- その他のFPGAの話題
-
| トラックバック:0
-
| コメント:0