FC2カウンター FPGAの部屋 AXI4 Slave Bus Functional Model のVHDL版のテスト
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4 Slave Bus Functional Model のVHDL版のテスト

ikwzm さんが、AXI4 Slave Bus Functional Model のVHDL版をテストするためのVivado プロジェクトを作ってくれましたので、ご紹介いたします。
それは、axi_slave_bfm_test です。書いてある説明の通りにやれば良いと思いますが、私は、Download ZIP ボタンでダウンロードしてしまいました。
ZIPファイルを展開すると、下のようなフォルダができます。
AXI_BFM_test_1_140713.png

Dummy_Plug フォルダは空なので、Dummy_Plug からダウンロードしました。

\axi_slave_bfm_test-master\sim\vivado\axi_slave_bfm_test フォルダの axi_slave_bfm_test.xpr をダブルクリックして、Vivado 2014.2を起動しました。

Behavioral Simulation を起動しました。シミュレーション結果を下に示します。
AXI_BFM_test_2_140716.png

S_AXI_BVALID と S_AXI_BREADY を見てみましょう。黄色の四角で囲ってある前の2つのトランザクションは、S_AXI_BREADY がアサートされている所で、S_AXI_BVALID がアサートされています。この時には、問題は無いですが、S_AXI_BREADY のアサートが S_AXI_BVALID より遅れると破綻します。ピンクの四角で囲った部分です。

AXI4 Master は大概は S_AXI_BREADY を S_AXI_BVALID よりも先にアサートしていると思います。そういう条件では、今回のAXI4 Slave BFMは大丈夫ですが、やはり修正を行おうと思っています。
  1. 2014年07月16日 21:05 |
  2. AXI4バス
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2871-560af219
この記事にトラックバックする(FC2ブログユーザー)