FC2カウンター FPGAの部屋 ZYBO用ビットマップ・ディスプレイ・コントローラIP1(プロジェクト生成とFIFO生成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用ビットマップ・ディスプレイ・コントローラIP1(プロジェクト生成とFIFO生成)

ZYBO用のビットマップ・ディスプレイ・コントローラIPを作ることにした。
ZedBoard用のビットマップ・ディスプレイ・コントローラ(BMDC)は作ってあるので、それを改造することにした。ZedBoard用のBMDCは、アナデバのHDMI出力用IC ADV7511 がHDMIを出力しているので、それ用のフォーマットに変換して出力していたが、ZYBOはZynqから直接HDMI信号を出力する。
HDMI信号を出力するためには、8b/10bのエンコーダなどが必要だが、それは、Digilent社のZYBOのWebページ ZYBO Base System Design の zybo_base_system\source\vivado\hw\lib\Digilent\hdmi_tx_1.0\hdl の下の TMDSEncoder.vhd, SerializerN_1.vhd, hdmi_tx.vhd, DVITransmitter.vhd を使用させてもらおうと思う。
ZYBO_Bitmap_DispC_6_140723.png

使用するツールは Vivado 2014.2 とした。下に現在の図を示す。このプロジェクトでは、単体シミュレーションを行う。
ZYBO_Bitmap_DispC_7_140723.png

まだ、シミュレーション用の Verilog HDL ファイルが完成していないが、完成させてシミュレーションしてみたいと思う。
bitmap_afifo は Vivado 2014.2 で作り直したので、FIFO Generator IPの画面を下に貼っておく。
ZYBO_Bitmap_DispC_1_140722.png

ZYBO_Bitmap_DispC_2_140722.png

ZYBO_Bitmap_DispC_3_140722.png

ZYBO_Bitmap_DispC_4_140722.png

ZYBO_Bitmap_DispC_5_140722.png

ZYBO用ビットマップ・ディスプレイ・コントローラIP2(シミュレーション1)”に続く。
  1. 2014年07月23日 05:10 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2880-9f1723c8
この記事にトラックバックする(FC2ブログユーザー)