FC2カウンター FPGAの部屋 ZYBO用ビットマップ・ディスプレイ・コントローラIP2(シミュレーション1)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用ビットマップ・ディスプレイ・コントローラIP2(シミュレーション1)

ZYBO用ビットマップ・ディスプレイ・コントローラIP1(プロジェクト生成とFIFO生成)”の続き。

前回、プロジェクトを生成して、FIFOも生成した。今回は、テストベンチを作製してシミュレーションを行う。

テストベンチ(bitmap_disp_cntrler_axi_master_tb.v)を作製して、AXI4 Slave BFMを用意したので、シミュレーションが可能になった。シミュレーションを行ったが、SerializerN_1.vhd (Digilent社のHDMI出力ライブラリ)で oserdes2 が定義されていないというエラーになった。
ZYBO_Bitmap_DispC_8_140724.png

ERROR: [VRFC 10-91] oserdes2 is not declared [C:/Users/Masaaki/Documents/Vivado/Zynq/ZYBO/IP_test/bm_dispc_wh_142/sources/vhdl/Digilent_RTL/SerializerN_1.vhd:134]
ERROR: [VRFC 10-91] oserdes2 is not declared [C:/Users/Masaaki/Documents/Vivado/Zynq/ZYBO/IP_test/bm_dispc_wh_142/sources/vhdl/Digilent_RTL/SerializerN_1.vhd:168]
ERROR: [VRFC 10-1504] unit behavioral ignored due to previous errors [C:/Users/Masaaki/Documents/Vivado/Zynq/ZYBO/IP_test/bm_dispc_wh_142/sources/vhdl/Digilent_RTL/SerializerN_1.vhd:76]


おかしい? OSERDES2は Spartan-6 のプリミティブなので、if generate で FAMILYを artix7 に指定されてコンパイルされなくなっているはずなんだが?どうしたんだろうか?Vivado Simulator は if generate を無視するのか?
とりあえず、SerializerN_1.vhd の当該箇所をコメントアウトすることにした。

それで、シミュレーションのコンパイルをしたところ DVITransmitter.vhd からもエラーが出た。やはり、 if generate で FAMILYを artix7 に指定されてコンパイルされテイルにもかかわらず、Spartan-6 部分がコンパイルされているようだ。Digilent 社のすべてのVHDLファイルから、Spartan-6 部分をコメントアウトすることにした。

いろいろとバグはあったが、とりあえずコンパイルが成功して、シミュレーション画面が出てきた。
ZYBO_Bitmap_DispC_9_140724.png

ZYBO用ビットマップ・ディスプレイ・コントローラIP3(シミュレーション2)”に続く。
  1. 2014年07月24日 05:20 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2881-7e5de8af
この記事にトラックバックする(FC2ブログユーザー)