FC2カウンター FPGAの部屋 ZYBO用ビットマップ・ディスプレイ・コントローラIP3(シミュレーション2)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用ビットマップ・ディスプレイ・コントローラIP3(シミュレーション2)

ZYBO用ビットマップ・ディスプレイ・コントローラIP2(シミュレーション1)”の続き。

前回は、シミュレーションを始めることができたので、今回はビットマップ・ディスプレイ・コントローラの動作を確認する。

最初に突然、”ERROR : FIFOが空なのにリードした”のアサーションで止まってしまった。これは画像のピクセルをバッファしておくFIFOから underflow エラーフラグが出たということだ。このFIFOは非同期FIFOで、Write側がAXIバスのクロック、Read側が画像のピクセル・クロックで動作している。ピクセル・クロックは、入力された25MHzを MMCM (Mixed-Mode Clock Manager) で目的の周波数にして、ピクセル・クロックとして使用している。MMCMからピクセル・クロックが最初は出力されていないので、非同期FIFOのunderflow はピクセル・クロックが入るまでは U で、その後で一瞬 1 になってから 0 に戻るようだ。その 1 になる瞬間をアサーションで検出してしまっていた。これはアサーションを外して対応した。
ZYBO_Bitmap_DispC_10_140725.png

AXI4バスを見てみると、いい感じにReadアクセスが来ている。ACLKは100MHzだ。
ZYBO_Bitmap_DispC_11_140725.png

シミュレーションは大丈夫そうなので、IP化しようと思う。

ZYBO用ビットマップ・ディスプレイ・コントローラIP4(IP化)”に続く。
  1. 2014年07月25日 05:03 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2882-0faaa10d
この記事にトラックバックする(FC2ブログユーザー)