FC2カウンター FPGAの部屋 ZYBO用ビットマップ・ディスプレイ・コントローラの作製4(デバック、論理合成)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

ZYBO用ビットマップ・ディスプレイ・コントローラの作製4(デバック、論理合成)

ZYBO用ビットマップ・ディスプレイ・コントローラの作製3(ブロック・デザイン3)”の続き。

前回で、ブロック・デザインは出来上がったので、今回は、論理合成と制約の追加を行う。

・Save Block Design アイコンをクリックして、ブロック・デザインをセーブする。

・Flow Navigator -> Generate Block Design をクリックして、ブロック・デザインを生成する。

・Generate Output Products ダイアログが表示された。Generate ボタンをクリックした。
ZYBO_Bitmap_DispC_71_140728.png

・パス文字が260文字を超えているというエラーが出た。
ZYBO_Bitmap_DispC_72_140728.png

AR# 52787 を見ろということなので、見ると手っ取り早いのは、subst を使って、仮想ドライブを割り振れとのことだ。

・現在使用しているフォルダは、C:\Users\Masaaki\Documents\Vivado\Zynq\ZYBO\V_ZYBO_BMDC142 なので、C:\Users\Masaaki\Documents\Vivado\Zynq\ZYBO を Z ドライブに割り当てる。

・コマンドプロンプトを立ちあげて、subst Z: C:\Users\Masaaki\Documents\Vivado\Zynq\ZYBO コマンドを入力した。
ZYBO_Bitmap_DispC_74_140729.png

・Z ドライブに、C:\Users\Masaaki\Documents\Vivado\Zynq\ZYBO フォルダが割り当たった。
ZYBO_Bitmap_DispC_75_140729.png

・一旦、Vivadoを落として、Zドライブからもう一度立ちあげた。
ZYBO_Bitmap_DispC_76_140729.png

・もう一度、・Generate Block Design をクリックして、ブロック・デザインを再生成したところ成功した。
ZYBO_Bitmap_DispC_77_140729.png

・Sourcesウインドウの V_ZYBO_BMDC を右クリックして、右クリックメニューから Create HDL Wapper... を選択した。
ZYBO_Bitmap_DispC_78_140729.png

・Create HDL Wapper ダイアログが表示された。そのまま、OKボタンをクリックした。
ZYBO_Bitmap_DispC_79_140729.png

・V_ZYOBO_BMDC_wrapper.v が生成された。
ZYBO_Bitmap_DispC_80_140729.png

・Flow Navigaotr の Synthesis -> Run Synthesis をクリックして、論理合成を行った。

・論理合成でエラーが発生した。
ZYBO_Bitmap_DispC_81_140730.png

エラー内容を示す。

[Synth 8-1766] cannot open include file ./video_timing_param.vh ["z:/V_ZYBO_BMDC142/V_ZYBO_BMDC142.srcs/sources_1/ipshared/xilinx.com/bitmap_disp_cntrler_axi_master_v1_0/510327c8/sources/verilog/bitmap_disp_engine.v":39]


どうやら、video_timing_param.vh が無いと言われているようだ。

これから、ブロック・デザイン上のIPを更新する。

・ブロック・デザイン上の bitmap_disp_cntrler_axi_master_v1_0 IPを右クリックして、右クリックメニューから Edit in IP Packager を選択した。
ZYBO_Bitmap_DispC_82_140730.png

・Edit in IP Packager ダイアログが表示された。OKボタンをクリックした。
ZYBO_Bitmap_DispC_83_140730.png

・IPパッケージ用の Vivado プロジェクトがもう1つ立ち上がった。

・プロジェクトのSourcesウインドウには入っているが、IP File Groups には video_timing_param.vh が入っていない。
ZYBO_Bitmap_DispC_85_140730.png

・IP File Groups 上で右クリックメニューから Add Files を選択した。
ZYBO_Bitmap_DispC_86_140730.png

・ video_timing_param.vh を選択して、Add Files... ボタンをクリックした。
ZYBO_Bitmap_DispC_87_140730.png

・IP File Groups に、 video_timing_param.vh が追加された。
ZYBO_Bitmap_DispC_88_140730.png

・一番下でも何なんで、ドラッグ&ドロップ で、上の方に持っていった。
ZYBO_Bitmap_DispC_89_140730.png

・Review and Package を選択して、Re-Package IP ボタンをクリックした。
ZYBO_Bitmap_DispC_90_140730.png

・IPパッケージ用の Vivado プロジェクトが閉じて、V_ZYBO_BMDC142 のプロジェクトに戻った。

・もう一度、Flow Navigator -> Generate Block Design をクリックして、ブロック・デザインを生成する。

・Generate Output Products ダイアログが表示された。Generate ボタンをクリックした。
ZYBO_Bitmap_DispC_91_140730.png

・Flow Navigaotr の Synthesis -> Run Synthesis をクリックして、再度、論理合成を行った。

・今度は、論理合成が成功した。
ZYBO_Bitmap_DispC_92_140730.png

ZYBO用ビットマップ・ディスプレイ・コントローラの作製5(制約の生成、インプリメント)”に続く。
  1. 2014年07月31日 05:17 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2889-f4c1e47a
この記事にトラックバックする(FC2ブログユーザー)