FC2カウンター FPGAの部屋 VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラの近況
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

VivadoでZYBOのAXI4 Slave キャラクタ・ディスプレイ・コントローラの近況

この3日間位、XGA解像度のインプリメントばかりやってました。
クロックのダイアグラムは、25MHzで processing system 7 の FCLK_CLK1 から出力したクロックを MMCM に入れて、各解像度の5倍のピクセル・クロックを出力しています。それは、BUFIOを通して、DDRモードの OSERDESE2 出力クロックとして使用しています。また、ピクセル・クロックはBUFRで5倍のピクセル・クロックを5分周して使用しています。但し、BUFRは1パンクのクロックラインしか駆動来ません。HDMIだけだったら良いのですが、VGAポートの回路も同じBUFRの出力ピクセル・クロックで駆動することはできません。この解決策として、BUFGを通して、VGAポート用回路に回しました。これだと、BUFGの遅延が効いてくることが考えられます。SVGAはぴたっと写りましたが、XGAは揺らいでいます。

次に、BUFMRを通して、その下にツリー上にBUFR をHDMIとVGA用に2つ用意することを考えました。VGAポートは2バンクにIOがまたがっているため、これはインプリメントでエラーになりました。

最後に、最初のBUFG の代わりに、PLLで作った Zero Delay Buffer を組み込みました。これでもBUFG の時のようにSVGA は表示できますが、XGAは表示できません。

やはり、最初のBUFG に戻すことにしました。これでも SVGA はちゃんと写ります。SVGAでやろうと思います。

Digilent社の zybo_base_system は、HDMIと VGA を別のストリームで処理していますので、クロックを別にできるし、こっちの実装のほうが良いかもしれません。但し、メモリ帯域は2倍必要となるでしょう。。。
  1. 2014年08月03日 22:23 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2891-cb0b4484
この記事にトラックバックする(FC2ブログユーザー)