FC2カウンター FPGAの部屋 Vivado 2014.3 が出た(Vivado 2014.2 のプロジェクトをVivado 2014.3 に変換)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado 2014.3 が出た(Vivado 2014.2 のプロジェクトをVivado 2014.3 に変換)

Vivado 2014.3 が出たので、今やっているVivado 2014.2 で作製したビットマップ・ディスプレイ・コントローラのプロジェクトを Vivado 2014.3 のプロジェクトに変換した。

IPをアップグレードしたのだが、ビットマップ・ディスプレイ・コントローラIPに入っているFIFO IPまでは、アップグレードしてくれなかった。ロックが掛かっていると言われてしまう。
そこで、bitmap_disp_cntrler_axi_master_0 を右クリックして右クリックメニューから Edit in IP Packager を選択し、IP Packager を起動して、そこからFIFO IP をアップグレードした。
Vivado_2014_3_1_141010.png

論理合成を行うと、トップのファイルでエラーが出た。
Vivado_2014_3_2_141010.png

default_nettype none のエラーということで、どこか default_nettype wire にするの忘れたのか?を思って、もう一度、bitmap_disp_cntrler_axi_master_0 を右クリックして右クリックメニューから Edit in IP Packager を選択し、IP Packager を起動してみてみた。
すると、bitmap_dips_engine.v で、default_nettype wire にするの忘れていた。
Vivado_2014_3_3_141010.png

bitmap_dips_engine.v の最後に、default_nettype wire を追加して、もう一度、カスタムIPをパッケージ化して親のプロジェクトに戻ってもう一度、論理合成 (Run Synthesis) を行った。

やはり、同様に default_nettype none のエラーだった。
次に、Reset Synthesis Run を行ってから、もう一度、Run Synthesis してもエラーだった。

今度は、トップのHDLファイルを消してから、もう一度、生成した。
ブロック・デザインを右クリックして、右クリックメニューから Reset Output Products... を行い、次に、同じ右クリックメニューから Generate Output Products... を行った。
これで、Reset Synthesis Run を行ってから、もう一度、Run Synthesis を行ったら成功した。

IPを変更したら、ブロック・デザインを右クリックして、右クリックメニューから Reset Output Products... を行い、次に、同じ右クリックメニューから Generate Output Products... を行った方が安全のようだ。

Vivado 2014.2 の時はそんなことはなかったというか?カスタムIPの default_nettype none が親に伝搬することはなかったし、カスタムIPを Edit in IP Packager を実行してHDLを変更しても反映されたが、Vivado 2014.3 では、どうなのだろうか? default_nettype none に限ったことなのかどうか?はまだ分からない。

最後に、インプリメントとビットストリーム生成まで終わったところを下に貼っておく。
Vivado_2014_3_4_141010.png
  1. 2014年10月10日 05:13 |
  2. Vivado
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/2950-de362814
この記事にトラックバックする(FC2ブログユーザー)