BeMicro MAX 10 の Intro to FPGA Simple PWM Tutorial をやってみた２

”BeMicro MAX 10 の Intro to FPGA Simple PWM Tutorial をやってみた１”の続き。

今回も、Altera Wiki の BeMicro MAX 10 の Intro to FPGA Simple PWM Tutorial の続きをやってみた。前回は実機動作まで終了しているが、今回は、コンパイル後のFPGA配線の様子の見方やタイミング制約の書け方を実習する。

・BeMicro Max 10 Simple PWM Tutorial (PDF) 23ページの MODULE 3.EXPLORING THE DETAILS OF YOUR DESIGN で、top ファイルを右クリックし、右クリックメニューから Locate -> Locate in RTL Viewer を選択した時のRTL 図を下に示す。


・24ページ Part B: Explore design in device with the Chip Planer の top ファイルを右クリックし、右クリックメニューから Locate in Chip Planer (Florplan and Chip Editor) を選択した時の画面を下に示す。


・25ページ Part C: Explore design in device with the Resource Property Editor。すでに、Resource Property Editor は表示されていた。これはshiftreg を見ている。


・26ページ、3.1 Part D: Gather information from the Compilation Report で、Compilation Report -> Fiter -> Resource Utilzation by Entity を選択して、リソースの使用状況を表示した。


MODULE 4. SETING UP TIMING CONSTRAINTS （27ページ）

・Quartus II の Tools -> TimeQuest Timinig Analyzer を選択した。

・TimeQuest GUI の Tools -> TimeQuest Timinig Analyzer Wizard を選択した。

・28ページ 5) でクロック周期に 20ns を入力している。


・29ページの Summary を下に示す。クロックの制約のみ追加している。


・30ページの図。Qurtus II の Assignments -> Settings -> TimeQuest Timing Analyzer で pwm_led.sdc を使用する。


・TimeQuest で、Tasks -> Report Clocks を見ると、PLLから出力するクロックも見ることができた。これは便利だ。（31ページ）


・TimeQuest で、Report Fmax Summary を見た。（31ページ）


・Time Quest を閉じて、Quartus II でコンパイルしてから、1200mV ８５C Model の Fmax Summary を見た。（32ページ）