FC2カウンター FPGAの部屋 Vivado HLS 2014.1で生成したラプラシアンフィルタIPをZYBOのカメラ表示システム上で使用する2
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.1で生成したラプラシアンフィルタIPをZYBOのカメラ表示システム上で使用する2

Vivado HLS 2014.1で生成したラプラシアンフィルタIPをZYBOのカメラ表示システム上で使用する1”の続き。

前回は、以前のCソースコード(ZedBoardでラプラシアンフィルタのVivado HLS のラプラシアンフィルタIPを動作させた時)のままで、Vivado HLS 2014.1 を使用してラプラシアンフィルタ IP を作った。
今回は、Vivado HLS 2014.1 で作製したラプラシアンフィルタ IP を ZYBO のVivado 2014.4 にプロジェクトのブロック・デザインの中に入れて論理合成、インプリメント、ビットストリームの生成後、BOOT.binの作製を行う。

V_ZYBO_CAMDfL144_2 プロジェクトを新たに作製した。

V_ZYBO_CMADfLブロック・デザインを作製し、その中にカメラ・コントローラーIPやビットマップ・ディスプレイ・コントローラーIP、Vivado HLS 2014.1 で作製したラプラシアンフィルタ IP を入れてブロック・デザインを作製した。
Vivado_HLS_lap_filter_69_150304.png

HDL Wapperファイルを作製し、制約ファイルを”Vivado HLS 2014.4でラプラシアン・フィルタ関数をaxi masterモジュールにする4(ブロックデザインにVivado HLSのIPを追加、インプリメント)”からコピーしてきた。

論理合成、インプリメント、ビットストリームの生成を行い成功した。
Vivado_HLS_lap_filter_70_150304.png

ハードウェアをエクスポートして、SDKを立ちあげた。

FSBLプロジェクトを作製し、BOOT.bin を生成した。
Vivado_HLS_lap_filter_71_150304.png
  1. 2015年03月04日 04:49 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/3090-151cb3c0
この記事にトラックバックする(FC2ブログユーザー)