Vivado HLS 2014.4で生成したラプラシアンフィルタIPをシミュレーション2

”Vivado HLS 2014.4で生成したラプラシアンフィルタIPをシミュレーション1”の続き。

（追記）　Vivado HLS で合成したラプラシアンフィルタのバグの原因は、古いバグありラプラシアンフィルタのCソースコードを使用したためでした。正しいラプラシアンフィルタのCソースコードについては、”Vivado HLS 2014.4で生成したラプラシアンフィルタIPをシミュレーション3（原因が分かった）”をご覧ください。

前回、Vivado HLS 2014.4 でせいせいしたラプラシアンフィルタIP をVivado 2014.4 で、メモリIP やレジスタ値設定用IP などを追加して、ブロック・デザインを生成してシミュレーションを行った。
今回は、シミュレーションをもっと長く行って、ラプラシアンフィルタIP の実行時間が約27秒も掛かる原因を追求する。

110 ms シミュレーションを行った。
すると、2つのラプラシアンフィルタ処理後のデータのDMA Write アクセスがあるのが見えた。M_AXI_LAP_FB -> m_axi_lap_fb_AWVALID などである。


DMA Write の間隔を測定した。間隔は 44.85189 ms だった。


DMA Write は SVGA 解像度（800ｘ600）では、600個あるはずである。1フレームの経過時間を計測してみると、

44.85189 x600 = 26911.134 ms ≒ 27 sec

となった。
実験結果とぴったり合う。シミュレーションは正しいことが証明された。

どういうことになっているのか？DMA Read 波形を見るために波形を拡大する。


上の波形は、最初のラプラシアンフィルタ処理のために3ライン分の画像のピクセル・データをDMA Read してくるところだ。DMA Read の間隔は 55.89 us だった。
M_AXI_CAM_FB -> m_axi_cam_fb_ARADDR[31:0] を見ると、50 us 辺りで 01000c00、100 us 辺りで 01001800、160 us 辺りで 01002400 になっているのがわかると思う。ここまではアドレスを増やしながら画像のピクセル・データをDMA Read してきたのが分かる。
しかし、その次は、220 us、270 us 共に 01002400 になっている。以下、ラプラシアンフィルタ処理後の値をDMA Write するまで同様にアドレスが 01002400 となっている。
DMA Write 後は、1ラインのDMA Read を行うはずなのだが、やはり、同じアドレスのDMA Read が続いている。

同じアドレスのDMA Read が何回行われているかを計算してみよう。

44851.89(us) / 55.89(us) = 802.5（個）

となった。これは、水平のピクセル数 800 に近い。

これは、やはり、Vivado HLS 2014.4 のバグなのではないか？と思う。次は、回避する手段を探ってみようと思う。