FC2カウンター FPGAの部屋 Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化5(tu1978さんのCソースコードを実機で検証)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化5(tu1978さんのCソースコードを実機で検証)

Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化4(tu1978さんのCソースコード)”の続き。

前回、IP化した tu1978 さんの高速化ラプラシアンフィルタIP を実機で検証してみることにした。

”Vivado HLS 2014.4 で合成したラプラシアンフィルタIPの高速化3(PIPELINEディレクティブを実機テスト)”で使用したプロジェクト(Z:\V_ZYBO_CAMDfL144)の hls_lap_filter_axim フォルダにラプラシアンフィルタIP が入っているので、その中身を今回の tu1978さんの高速化ラプラシアンフィルタIP の中身で置き換えた。
その後、プロジェクトを立ちあげたが、 tu1978さんの高速化ラプラシアンフィルタIP は、中身の構成が違いっているからか?前回のシミュレーションでもIP の更新が効かずにロックされてしまったため、消去してAdd IP し直した。
これでIP のロックも解除されたため、論理合成、インプリメント、ビットストリームの生成まで行って、成功した。
lap_fil_hls_14_4_57_150331.png

lap_fil_hls_14_4_58_150331.png

ZedBoard、ISE でIP をインプリメントした際には、100MHzの動作周波数制約を満たさなかったが、今回は制約を満たすことができた。Vivado が優秀なのか?Vivado HLS が優秀なHDL を出力したのかわからないが。。。

次に、ハードウェアをエクスポートして、SDKが立ち上がり、リビルドが自動的に行われた。

BOOT.bin の生成を行った。下にBOOT.bin 生成後のSDK 画面を示す。
lap_fil_hls_14_4_59_150331.png

出来上がったBOOT.bin をMicro SDカードに書いて、ZYBO のスロットに挿入して電源をONした。

SSH からログインして、最初にラプラシアンフィルタ全体の処理時間を計測したところ、約 35.4 ms だった。
lap_fil_hls_14_4_60_150331.png

次に、ラプラシアンフィルタ処理時間のみを計測してみたところ、約 20.0 ms だった。前回のPIPELINEディレクティブを下要したラプラシアンフィルタIP の処理時間が 60.0 ms だったので、ラプラシアンフィルタの処理時間は1/3 になっている。つまり3倍高速化している。
lap_fil_hls_14_4_61_150331.png

高速化無しの状態でのラプラシアンフィルタ処理時間は、全体経過時間で約 95.4 ms、ラプラシアンフィルタ処理時間のみでは、約 80 ms だったので、4倍に高速化された。

ちなみに、Vivado HLS 2014.4 で今回の tu1978 さんの高速化ラプラシアンフィルタ処理を行った場合の約 35.4 ms と完全にソフトウェアでラプラシアンフィルタ処理を行った場合の約 455.7 ms を比べると、約 12.9 倍に高速化されたことがわかる。
  1. 2015年03月31日 04:37 |
  2. Vivado HLS
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/3109-ceb19322
この記事にトラックバックする(FC2ブログユーザー)