FC2カウンター FPGAの部屋 AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム5(制約ファイル、インプリメント)
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム5(制約ファイル、インプリメント)

AXI4-Stream版ラプラシアンフィルタIPのカメラ表示システム4(ブロックデザイン2)”の続き。

前回はブロックデザインを完成させたのだが、ブロックデザインの名前が間違っていたので、V_ZYBO_CAMDS を新規作成して、ブロックデザインをコピーした。

V_ZYBO_CAMDS を示す。
V_ZYBO_CAMD_151_44_150604.png

サブモジュールの camera_interface を示す。
V_ZYBO_CAMD_151_45_150604.png

Address Editor を示す。
V_ZYBO_CAMD_151_46_150604.png

次にHDL Wapperファイルを作製する。

Source ウインドウのタブをクリックして、ブロックデザインのV_ZYBO_CAMDS を右クリックし、右クリックメニューからCreate HDL Wapper... を選択する。
V_ZYBO_CAMD_151_47_150610.png

Create HDL Wapper ダイアログが開いた。

Let Vivado manage wrapper and auto-update のラジオボタンが選択されていることを確認して、OKボタンをクリックする。
V_ZYBO_CAMD_151_48_150610.png

V_ZYBO_CAMDS_wapper.v が生成された。
V_ZYBO_CAMD_151_49_150610.png

V_ZYBO_CAMD_151_50_150610.png

次に、制約ファイルを作る。

File メニューからAdd Sources... を選択する。

Add or create constraints のラジオボタンをクリックする。
V_ZYBO_CAMD_151_51_150610.png

Add Sources ダイアログで、左上の+ボタンをクリックして、Create File... を選択する。
V_ZYBO_CAMD_151_52_150610.png

Create Constraints File ダイアログが開く。File name に V_ZYBO_CAMDS と入力してOKボタンをクリックする。
V_ZYBO_CAMD_151_53_150610.png

Add Sources ダイアログに、V_ZYBO_CAMDS.xdc が入った。Finish ボタンをクリックする。
V_ZYBO_CAMD_151_54_150610.png

Sources ウインドウのConstraints にV_ZYBO_CAMDS.xdc が入った。

以前のZYBOのカメラ表示用のXDCをまるごとコピーした。
V_ZYBO_CAMD_151_55_150610.png

忘れずに、制約ファイルをセーブしておく。

これで論理合成、インプリメントの準備が整った。ビットストリームの生成まで一気に行う。

Flow Navigator でProgram and Debug のGenerate Bitstream をクリックした。

ダイアログが出る。OKボタンをクリックした。

ビットストリームの生成まで終了した。成功した。
V_ZYBO_CAMD_151_56_150610.png
  1. 2015年06月10日 05:15 |
  2. ZYBO
  3. | トラックバック:0
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/3171-2afc342d
この記事にトラックバックする(FC2ブログユーザー)