プロジェクトにインスタンスされているIPに制約を追加する

”BUFR でクロックを分周する場合は制約を追加する必要がある（ビットマップ・ディスプレイ・コントローラ IP のHDMI 出力）”で BUFR でOSERDES のDDR モードのシリアルクロックを 1/5 にしてピクセルクロックとしているの時のタイミング制約を追加すれば、XGA解像度でもHDMI 表示がうまくいくことが分かった。

今回は、IP にその制約を追加すれば、XGA解像度でもHDMI 表示がうまくいくことを確かめる。

ZYBO_0_153 プロジェクトで bitmap_disp_cntrler_axi_master_1 を右クリックし、右クリックメニューから Edit in IP Packager を選択する。


Edit in IP Packager ダイアログが開いた。OKボタンをクリックする。


bitmap_disp_cntrler_axi_master_v1_project が別画面で開く。


制約を行うために論理合成を行った。Synthesized Design を開き、Edit Timing Constraints をクリックした。

Edit Timing Constraints ウインドウで、Create Generated Clock を選択して、Duble click to create a Create Generated Clock constraint をダブル・クリックした。


Create Generated Clock ダイアログが開いた。
Master pin (sourece) の右の … ボタンをクリックした。


Specify Master Pin ダイアログが開いた。
Options に *pclkx5_buf* と入力して、Find ボタンをクリックした。
Result の dvi_disp_i/hdmi_tx_i/pclkx5_buf を選択し、右矢印をクリックして、Selected ペインに入力した。


Create Generated Clock ダイアログに戻ると、Master pin (source) に入力されていた。
Derive from Source Clock Waveform の By clock frequency のラジオボタンにチェックが入っていることを確認して、Divide source clock freqency by を 5 に設定した。
Source object の右の … ボタンをクリックした。


Specify Master Pin ダイアログが開いた。
Options に *pixclk* と入力して、Find ボタンをクリックした。
Result の dvi_disp_i/pixclk を選択し、右矢印をクリックして、Selected ペインに入力した。


Create Generated Clock ダイアログに戻ると、Source object に入力されていた。


OK ボタンをクリックすると制約が入力される。

Save ボタンをクリックして制約をセーブする。


Out of Data Design ダイアログが表示された。OKボタンをクリックした。


Save Constraints ダイアログが表示された。File name に bmdc_axim_clock と入力した。


制約が bmdc_axim_clock.xdc にセーブされた。


Package IP のFile Groups をクリックして、Merge change from File Groups Wizard をクリックしたが、bmdc_axim_clock.xdc は入らなかった。


なぜだろうと思って調べてみると、bmdc_axim_clock.xdc は、Z:\ZYBO_0_153\ZYBO_0_153.tmp\bitmap_disp_cntrler_axi_master_v1_0_project\bitmap_disp_cntrler_axi_master_v1_0_project.srcs\constrs_1\new フォルダの下にあるので、グループにできないようだ。


そこで、この bmdc_axim_clock.xdc をコピーして、Z:\ZYBO_0_153\BMDispCaL\sources フォルダにペーストした。


現在の bitmap_disp_cntrler_axi_master_v1_project をセーブしないで終了した。




もう一度、bitmap_disp_cntrler_axi_master_v1_project を Edit in IP Packager で開いて、 bmdc_axim_clock.xdc を Add Source した。


右上のPackage IP タブをクリックして、File Groups をクリックし、Merge changes from File Groups Wizard をクリックする。


すると、Standard -> Synthesis に bmdc_axim_clock.xdc が入った。


Review and Package をクリックし、Re-Package IP ボタンをクリックして、IPを再度パッケージ化する。


bitmap_disp_cntrler_axi_master_v1_project をクローズするというダイアログが出てくるので、プロジェクトをクローズする。

ZYBO_0_153 プロジェクトに戻る。
Block Design ウインドウの Refresh IP Catalog をクリックする。


下のIP Status のUpgrade Selected ボタンをクリックする。


Upgrede Ip ダイアログが表示された。


IP Status のRerun をクリックする。


IPのアップグレードが完了した。


Flow Navigatgor -> Generate Bitstream をクリックして、ビットストリームを生成した。


タイミングのエラーは出ているが、ビットストリームが生成された。

ハードウェアをエクスポートして、SDKを立ちあげて、XGA解像度のHDMI を出力させてみたが、乱れていなかった。成功だけれども、手順が面倒だ。
特にIPパケ－ジャーでIPを修正するときに、テンポラリにプロジェクトを生成しているので、新たに生成したファイルがIPのファイル・グループにそのままでは Add できない。