FC2カウンター FPGAの部屋 Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーション3
FC2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。

Verilog2001版DDR SDRAMコントローラーのModelSimシミュレーション3

Verilog2001_DDRC_2_060116.png

この前からやっているVerilog2001版DDR SDRAMコントローラーのModelSimシミュレーションだがバグを修正してStart Simulateion...してelaborateすることが出来た。それは良いのだが、実際にrunするとメモリを2GB以上食いまくって遅くなりすぎてしまったのでタスクマネージャーよりModelSimを落としてしまった。
うちのマシンのメモリは1GByteなので無理である。今までは512MbitのDDR SDRAMでシミュレーションしていたので、もっとDDR SDRAMのモデルを容量の少ないものに変更して試してみようと思う。

2006.01.16追記:ModelSim SEでやってみたらシミュレーションは出来たがDELTAが7くらいになって数十ns進むのにだいぶ時間がかかってしまい実用にならない。resolutionを下げるかVHDLのDDR SDRAMモデルでやってみようかと思う。Verilogでresolutionを下げるにはソースの`timescale 1ns / 1psを変更するのだろうか?
それともModelSimのresolutionを設定すればよいのだろうか?
いずれにせよISEによるインプリメントを優先してやろうと思う。

2006.01.20追記:シミュレーションに時間がかかったのは
for (i=DDR_DQS_DM_WIDTH-1; i>=0; i=i+1) begin
のように間違って書いてしまったからのようだ。(本当はi=i-1)integerの上限までやって、ぐるっとまわって止まったから時間がかかっていたようだ。XSTで論理合成したらエラーで止まったのでわかった。これを修正したらシミュレーションできるようになったが、まだどっかにバグがあるようだ。
  1. 2007年01月15日 21:49 |
  2. 入門Verilog
  3. | トラックバック:1
  4. | コメント:0

コメント

コメントの投稿


管理者にだけ表示を許可する

トラックバック URL
https://marsee101.blog.fc2.com/tb.php/393-4f8f4794
この記事にトラックバックする(FC2ブログユーザー)

DDR

DDRDDRは以下の略語。* DDR SDRAM|DDR SDRAM (''Double Data Rate SDRAM'' ) - Random Access Memoryの一種。* ダンスダンスレボリューション (DanceDanceRevolution) - コナミの音楽ゲーム。* Deutsch
  1. 2007/02/04(日) 01:36:41 |
  2. 愛実のブログ